基于FPGA和DSP Builder的FIR数字滤波器设计

马桂芳 刘生建

(龙岩学院物理与机电工程学院，福建 龙岩 364012)

随着信息与数字技术的发展，数字信号处理已成为当今极其重要的学科与技术领域之一。而数字信号处理领域中的重要环节之一就是数字滤波器。数字滤波器根据数字滤波器冲激响应的时域特性，可分为有限长冲激响应(FIR)滤波器和无限长冲激响应(IIR)滤波器。FIR滤波器具有只有零点、系统稳定、线性相位、设计更为灵活的特性，因此在实际中得到更为广泛的应用。

1 FIR滤波器的方案设计

FIR滤波器的方案设计采用基于DSP Builder的FPGA设计方法。利用Matlab的FDATool(Filter Design＆Analysis Tool)工具计算所要设计的FIR数字滤波器的参数;然后根据要求，使用DSP Builder设计FIR数字滤波器，并下载到FPGA进行硬件测试。该方案使FIR数字滤波器设计简单易行，并能满足设计要求。图1为FIR滤波器的系统框图。

图1 FIR数字滤波器的系统框图

2 FIR滤波器的DSP Builder设计

2.1 设计原理

对于一个FIR滤波器系统，它的冲激响应总是有限长的，其数学表达式用差分方程可以表示为:

其中，x(n－i)是输入采样序列;h(i)是滤波器系数;L是FIR滤波器的阶数;y(n)表示滤波器的输出序列。

滤波器就是要寻求一个可实现的系统函数H(z)，使其频率响应H(ejω)满足所希望得到的频域信号。结合FIR滤波器的实现指标，可知本设计的冲激响应h(n)应满足式(2)，h(n)为偶对称，N为偶数:

H(ejω)的幅值关于ω=π成奇对称，不适合作高通。

在实际进行数字信号处理时，往往需要把信号的观察时间限制在一定的时间间隔内，只需要选择一段时间信号对其进行分析。这样，取用有限个数据，即将信号数据截断的过程就等于将信号进行加窗函数操作。……