高速高密度PCB的SI问题

周胜海，涂友超

（信阳师范学院 物理与电子工程学院，河南 信阳 464000）

数字电子产品发展快、应用广。PC机是数字电子产品的代表。PC机性能不断快速提高，要求数据传输速率不断提高，即要求总线带宽（bus bandwidth）不断增加。传统措施：一是提高总线速度，即每秒钟传输更多比特（bit）；二是增加总线宽度，即更多比特并行传输。目前，计算机比特率（bit rates）已达到数十吉赫芝（GHz），大尺寸电路板上已是数十甚至数百比特并行传输。随着总线变快变宽，就出现了SI（signal integrity）问题。现代总线设计者，必须计算电压到毫伏，必须计算时序到皮秒（ps）[1]。对高速高密度PCB设计者而言，必须改变传统的逻辑信号观点，必须运用新的设计观念和设计技术，必须有效应对SI问题。在PCB级，影响SI的3个主要方面是互联阻抗不连续引起的反射、邻近互联引起的串扰和逻辑器件开关引起的SSN（simultaneous switching noise）。笔者从高速高密度PCB设计的角度，在介绍SI问题的产生的基础上，着重分析了反射、串扰和SSN的机理、特性及对SI的影响。

1 SI问题的产生

通过提高总线速度来克服总线带宽限制，有两个方面。1）总线频率提高，互联（interconnects）表现出高频效应，频率越高，高频效应越重，可能严重影响总体性能；2）总线频率提高，通常会增加功耗，对电池供电的便携式设计是个大问题。通过增加总线宽度来克服总线带宽限制，也有两个方面。1）引脚数太多，相距太近，相互干扰，难以保证 “干净数据”（clean data）；2）据摩尔定律（Moore’s law），增加总线宽度只是短期的权宜之计。所以，比较而言，提高总线速度是必然的。……