高速成形滤波器的研究与实现

李艳萍，周胜源

（桂林电子科技大学 信息与通信学院，广西 桂林 541004）

随着现代数字通信技术的发展，频谱成形技术已成为一个重要研究课题。在高速传输系统中传输信道的带限和非线性两大特性，对发送信号的频谱也提出了较高要求。为了节约频谱资源，需要对发射的基带信号进行带限；为使传输误码率足够小，必须最大限度减小码间串扰（ISI）。频谱成形常常在基带实现，压缩基带信号频谱的主要方法就是采用基带成型滤波器[1]。基带成形可以采用模拟滤波器实现，也可采用数字滤波器实现。数字滤波器已成为当代 DSP算法中的基本设计之一，正在取代传统的模拟滤波器，而这种软件算法的基于FPGA实现则更有现实意义，FPGA由于其高速和可多次编程的特性而成为各种系统的首选，但是由于其内部资源的限制和结构特点，研究合理和优化的算法既有利于算法实现和速度提高，又有利于节省硬件资源。分布式算法的引入，极大地减少了对FPGA的资源占用，有效的提高了FPGA的内部资源的利用率，通过对分布式算法的改进，可有效地在资源运用和提高速度两者之间进行取舍[2]。

1 成形滤波器原理

1.1 函数确定

实际系统中，广义信道传递函数H（f）由发送滤波器HT（f）、信道HC（f）、收滤波器HR（f）3 部分共同构成[1]，即：

根据 Nyquist第一准则，当H（f）幅频特性满足的滚降系数为α升余弦滤波器特征，即发送端成形滤波器在频域上具有平方根升余弦滚降特性，与接收端的匹配滤波器级联后在频域上具有升余弦滚降特性时，可以实现无ISI传输时刻降低对采样时钟精度的要求，当信号噪声可以忽略时，取HC（f）≈1，按照接收滤波器的输出信噪比最大准则，有：