SerDes器件在遥感相机系统中的应用

于双江 王建宇

（北京空间机电研究所，北京 100076）

1 引言

现代光学遥感相机的CCD传感器种类越来越多，空间分辨率也越来越高，光谱分辨率日趋精细，这使得遥感卫星的数传速率迅速增长，相应地对成像电路的数据传输系统也提出了更高的要求。为解决航天遥感器获取大量高速图像信息的传输问题，迫切需要高性能的数据处理系统高传输速率的数据传输技术。

目前，处理器的数据处理速率已远高于外部数据总线传输速率。增加并行总线宽度可以提高芯片与芯片之间、背板与背板之间的数据吞吐量，但是总线数目的增多及传输速率的加快会使印制电路板（Print CitcuitBoard，PCB）布线的难度提高，并且增加了信号的延时或相位差。

2 SerDes接口技术优势

SerDes接口技术相对于传统数据传输方式，可靠性高、技术先进。

高速SerDes接口通过多种技术可以显著提高系统的可靠性：一是采用差分信号代替单端信号传输，增强了链路的抗干扰能力；二是采用时钟和数据恢复技术代替同时传输数据和时钟的方式，解决了限制数据传输速率的信号时钟偏移问题；三是采用编码技术，减小信号失真，提高信号的抗干扰能力；四是采用预加重和均衡技术补偿信号的高频损耗，增强信号的传输恢复能力。

CCD成像电路系统除了满足不断增长的速率要求外，小型化与通用化已经成为重要的发展趋势。小型化与通用化一方面可以降低成本，减少维护工作量，增加可靠性，提高设备利用率；另一方面可减少研发所占用的时间，高速串行传输接口完全符合上述的要求。

高速串行总线利用嵌入式时钟获得每对信号，一般都采用低压差分信号，千兆比特每秒的带宽最少用4个引脚（一对用于发送，一对用于接收）就可做到，这在简化系统设计和降低系统总体成本方面带来巨大的利益。当电路板上的管脚数量降低时，电路板的布线性能提高了，电路板空间利用效率更高，连接器的尺寸也变小了，带来了设计灵活性，并可大大节约系统成本。

3 TLK 2711功能简介

TLK2711是TI公司推出的千兆高速收发器件家族的成员之一，支持1.6Gbit/s到2.7Gbit/s的串行数据率，提供超过2.16Gbit/s的信号带宽，可应用于超高速、点对点的双向传输系统。它采用的64引脚的VQFP封装，2.5V的电压供电。TLK2711具有主要参数如表1所示：

表1 TLK2711主要参数Tab.1 Primary parameters of TLK2711

TLK2711作为高速传输链路中核心器件，实现数据的串行发送/解串即SerDes（Serializer/Deserializer）功能，即在发送端多路低速并行信号被转换成高速串行信号，在接收端高速串行信号被转换成低速的并行信号，因此又被称为SerDes收发器，其内部功能框图如图1所示。

一个典型SerDes收发器由发送通道和接收通道组成：编码器、并串转换器、时钟发送器以及时钟产生电路组成发送通道；解码器、串并转换器、接收器以及时钟恢复电路组成接收通道。编码器和解码器完成编码和解码功能，TLK2711采用的是8B/10B编码。串行器和解串器分别负责从并行到串行以及从串行到并行的转换。串行器需要时钟产生电路，时钟产生电路通常由锁相环（PLL）来实现。解串器需要时钟和数据恢复电路（CDR），时钟恢复电路通常也是由锁相环实现。发送器和接收器完成差分信号的发送和接收。

基于SerDes的高速串行接口突破了传统并行I/O(输入/输出)接口的数据传输瓶颈：一是采用差分信号传输代替单端信号传输，从而增强了抗噪声、抗干扰能力；二是采用时钟和数据恢复技术代替同步传输数据和时钟，从而解决了限制数据传输速率的信号时钟偏移问题。三是串行通信技术充分利用传输介质的信道容量，减少所需的连接器引脚数目，从而大大降低通信成本。

图1 TLK2711功能框图Fig.1 TLK2711 block diagram

4 数传接口方案对比

表2给出了某相机与数传接口的几种方案，分别是10bit并行、10bit串行、2bit串行和高速串行接口。

表2 某相机数传方案对比表Tab.2 Comparison of various data transfer schemes for a camera

从表2可以看出，3种方案的接口规模和复杂程度不一，其中10bit并行方案接口最为复杂，其需要的接插件及差分线对最多，同时还得严格保证同步、时钟与10bit的数据之间的严格相位关系，工程实现性复杂；2bit串行方案规模居中，相较于10bit并行对时钟、数据间的相位关系要求更加严格，同时须由现场可编程门阵列（Field ProgrammableGate Array，FPGA）软件进行格式编排和转换，增加了FPGA负担，同时要保证软件运行的可靠性；TLK2711接口是最简单的方案，其接口复杂性最低，数据编排及转换由接口芯片自行完成，未对FPGA产生新的负担，并且其带宽仍有很大的余量，可以满足大部分高分相机的数据传输需求。

5 实验验证

基于上述分析，设计了验证平台，平台包含硬件和软件两个部分，其中，硬件部分构成了SerDes传输系统所必须得外围电路，比如：FPGA器件、时钟产生、外围接口连接器、待测电缆、控制计算机等，软件部分主要完成对SerDes器件的控制，包括：发送、接收端控制字符的定义、数据帧结构的定义等。

实验验证内容包括：TLK2711的高速传输链路的高速传输特性；进口同轴连接器、国产同轴电缆、进口微同轴电缆的高速传输性能的传输特性；TLK2711接口性能及其极限工作指标；串行传输协议的验证，实验连接关系如图2所示。

图2 试验连接关系图Fig.2 Relationship among the testing equipment

测试中高速串行通讯采用的是点对点单工协议，协议的规定如下：

5.1 协议控制字符定义

协议的控制字符定义如表3所示，包括数据帧的帧头、帧尾以及同步字符。TLK2711是以16bit为一个基本的传输单位，因此每一个控制字符都定义成2个字节，分别由D码和K码组成。

表3 控制字符Tab.3 Control characters

5.2 协议数据帧结构

数据帧包括帧头(/SF/)、帧尾(/EF/)和数据(DATA)3部分组成，传输时帧和帧之间发送同步字符/SP/保证传输链路的同步。数据单元是由若干个16bit数据组成的数据流，数据的内容由收发双方约定，其数据帧定义格式如图3所示。

图3 数据帧的定义Fig.3 Definition of data frame

可用的帧头、帧尾如表4所示：

表4 可用的帧头、帧尾K码Tab.4 The usable K code of frame header and frame tail

5.3 协议规定

本协议是基于点对点的单工串行传输而制定的，对协议作如下的规定：

1）数据在通道上以数据帧的形式传递。每个数据帧的开始和结束分别用帧头控制字符（/SF/）和帧尾控制字符（/EF/）标出。每一帧的数据(DATA)个数（不包括数据帧的帧头和帧尾标记）按约定输出；

2）传输中，数据帧与数据帧之间发送同步字符（/SP/）来保持传输链路的同步状态，如果在传输过程中收发双方失去同步，则通过帧间的同步字符重新建立同步；

3）在系统上电或复位后收发双方要首先建立同步，发送端先发送同步字符(/SP/)1ms来建立和接收端的同步关系，之后发送数据帧。

本次测试完成了基于TLK2711串行接口的相机与数传接口联试，联试完成了包括不同电缆采用不同的数据分别在不同的测试频率下数据链路的工作情况，以及不同工况下同步时间测试和极限工况测试。同时补充完成了时钟拉偏测试、强度测试以及不同型号同轴电缆测试。

测试数据可以说明：

1)TLK2711在其工作指标范围内能够很好完成串/并和并/串的高速转换、8B/10B编解码以及时钟恢复功能，基于TLK2711的传输链路能够实现正常的高速串行传输；

2)由同步特性测试可知，TLK2711传输链路建立起同步所需时间小于30μs，因此在传输协议中要保证有充足的时间来建立传输链路的同步关系；

3)传输链路中连接器和传输电缆的阻抗以及损耗对数据传输质量影响较大，SMA连接器和国产同轴电缆、进口微同轴电缆具有较好的高速传输性能，电缆长度在2.5m工况下，可以和TLK2711的工作性能匹配；

4)由时钟拉偏测试可知，按照TLK2711手册要求进行收发时钟设计，能够满足传输性能的要求，进口微同轴性能在此项指标下优于国产同轴电缆；

5)测试所采用的串行协议能够满足高速传输链路的要求，如链路的同步建立、接收数据的完整解析等。

6 结束语

为适应高分辨率相机的海量数据传输需求，在充分分析相机的数据特点及借鉴国外相机设计的基础上，提出了基于高速并串转换器件TLK2711的一整套应用方案，进行了接口电路的测试，测试结果表明该传输方案对于提高相机传输速率具有借鉴意义。

（

）

[1]安源,苏蕾,贺强民.高速低压差分信号（LVDS）器件应用设计方法研究[J].航天返回与遥感,2007,28(1):39-45.ANYuan,SULei,HE Qiangm in.Research of Application Design Method ofHigh PerformanceLVDS[J].Spaceraft Recovery amp;Remote Sensing,2007,28(1):39-45.(in Chinese)

[2]王衍,李涛.时序信号设计的一种新方法[J].航天返回与遥感,2007，28(2):39-48.WANG Yan,LITao.A New Method of Timing Signal Design[J].Spacecraft Recovery amp;Remote Sensing,2007,28(2):39-48.(in Chinese)

[3]成桂梅,吴雁林,苏蕾,等.基于FPGA的数据接口电路设计[J].航天返回与遥感,2005,26(4):31-49.CHENG Guimei,WUYanlin,SU Lei,etal.Design of Interfacing Circuit Based on FPGA Technology[J].Spacecraft Recovery amp;Remote Sensing,2005,26(4):31-49.(in Chinese)

[4]李健全.中国民用遥感卫星[J].航天返回与遥感,2003,24(2):1-4.LIJianquan.Development of Chinese Civil Remote Satellites[J].Spacecraft Recovery amp;Remote Sensing,2003,24(2):1-4.(in Chinese)

[5]肖磊,刘玮,杨莲兴.用于1.25GHz Serdes的低时钟抖动的环振的设计[J].半导体学报,2008,29(3):490-496.XIAO Lei,LIU Wei,YANG Lianxing.A Low Jitter Design of Ring Oscillators in 1.25GHz Serdes[J].Chinese Journal of Semiconductors,2008,29(3):490-496.(in Chinese)

[6]曹跃胜,胡军,刘烨铭.高速SERDES的多板传输技术与SI仿真[J].计算机工程与科学,2008,30(8):139-143.CAO Yuesheng,HU Jun,LIU,Yeming.The Multi-Board Transmission Technology and the SISimulation for High-Speed SERDES Design[J].Computer Engnieering amp;Science,2008,30(8):139-143.(in Chinese)

[7]ZHOU M ingzhu,ZHU En,WANG Zhigong.Design of a 6.25 Gbps Backplane SerDes w ith Adaptive Decision Feedback Equalization[J].High Technology Letters,2009,15(4):409-415.

[8]刘吉,杨德伟,李立京,等.基于FPGA的高速数据处理系统设计[J].电子设计工程,2011,19(2):158-161.LIU Ji,YANGDewei,LILijing,etal.Design of High Speed Signal Process System based on FPGA[J].Electronic Design Engineering,2011,19(2):158-161.(in Chinese)

[9]康翔,张卜瑞.高速I/O接口技术[J].电子工程师,2008,34(5):53-56.KANG Xiang,ZHANG Burui.High Speed I/O Interface Technology[J].Electronic Engineer,2008,34(5):53-56.(in Chinese)

[10]张贵祥,金光,郑亮亮,等.高速多通道CCD图像数据处理与传输系统设计[J].液晶与显示,2011，26(3):397-403.ZHANG Guixiang,JIN Guang,ZHENG Liangliang,etal.Design of High-Speed and Multi-Channel CCD Image Data Processing and Transmission System[J].Chinese JournalOf Liquid CrystalsAnd Displays,2011，26(3):397-403.(in Chinese)