提高串型接口的NOR Flash Memory读取数据频率的设计方法

孙丽莉

摘 要：本文介绍了一种新的Flash Memory快闪存储器的设计方法，运用该方法可以有效地提高串型接口NOR Flash Memory读取数据的频率。这种设计方法采用对Memory存储器中的寄生电容用输入地址进行控制，使其在不同的时间段进行充电，达到Flash Memory读取数据所需的电压可以在很短的时间内达到读取数据所要求满足的电压的目的，从而提高了存储器数据读取的速度。同时此设计方法取消了数据读取过程中不必要的对寄生电容的充电和放电过程，降低了对电源的功耗，有效提升产品的竞争力。

关键词：串行接口 Memory 读取数据频率 电源的消耗

中图分类号：TP333.2 文献标识码：A 文章编号：1672-3791（2014）03（a）-0033-02

Flash Memory有两大类型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦写速度快的特点。NOR型Flash Memory具有快速读取数据的特点，但它的擦写速度要比NAND型Flash Memory慢。如果按接口分类，NOR Flash Memory又可以分为串行接口和并行接口两种。串行接口的NOR Flash Memory数据地址线比较简单，地址是从一条数据线上依次从高位到低位随着时钟串行输入，每次只传送一个bit的数据。此类产品已经广泛应用于数字电视、DVD播放机、手机、MP3播放器等多媒体数码产品。

随着多媒体技术的不断发展，多媒体数码产品的设计对NOR Flash Memory的性能要求也越来越高，特别是对它的读取数据的速度要求的不断提高。未来NOR型Flash Memory的发展趋势将向高速度、高容量、低功耗等方向发展。对于串行接口的NOR Flash Memory而言，现今市场上出现的产品最快频率可以大于100MHz。另外，由于很多电子产品都是工作在低电压电源的条件下，这就要求在不增加功耗的基础上去提高Flash Memory的读取速度。

Flash Memory读取数据是否正确，取决于Flash Memory单元的工作条件。Flash存储器单元共有五个端口，包括Gate栅端（G端，接字线WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如图1所示。

在实际应用电路中，以一个电源电压3 V的Flash Memory工作条件为例，存储器存的储单元在读取数据时，字线WL（word line）端的电压需要高于此3 V的电源电压，大约在4～5 V之间或者更高，存储单元的漏端Drain的电压为1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory读取数据时的状态和对它不作任何操作时的状态一样，接电源电压，因此，加快字线WL端电压的建立时间是提高Flash存储器读取速度的关键。由于存储器读取时所需要的字线WL电压一般要高于电源提供的3 V电压，此电压是由所设计的Flash存储器内部的电压泵电路来提供，这就需要电压泵要能够在很短的时间内把高压打起来，并且能够很快地把此高压传送到字线WL端。通常Flash 存储器，由于容量大小的不同，电压泵端的电压到达字线WL端时，所经过路径上看到的寄生电容的大小是不一样的，在对地址选中的字线WL充电的同时，往往也会对这些寄生电容进行充电，这样一来就增加了对WL的充电时间，而这个充电时间直接影响了Memory的最大工作频率。

Flash存储器从电压泵到字线WL端的电容分布即电压泵补充电荷的路径在设计中常规做法如图2所示。假设存储器的WL端电容先被分成N+1模块，这里用SEC0，SEC1……SECN表示。 现在以SEC0模块为例，那么它的充电路径里的电容包含了P 阱电容，MOS Junction电容以及被地址所选中字线WL路径的绕线电容等。一般来说，对于SEC0～SECN模块的P阱电容和MOS Junction电容，不管这个模块有没有被选中，当存储器读取数据时，这些电容都属于电压泵充电的电容范畴。而选中路径的WL绕线电容只有在其所属的模块SEC选中的情况下才需要充电（每次读取数据时只选中SEC0～SECN中的一个）。当某一个模块SEC被选中后，选中路径上又包含选中的字线WL端和未被选中的WL端寄生电容。每一条字线WL路径的寄生电容也同样分为P阱电容，MOS Junction电容和字线WL的绕线电容。这些P阱电容，MOS的Junction电容不管Memory有没有选中，都需电压泵充电。实际上，对于字线WL的绕线电容，只有在被选中的情况下才需要充电，对非选中字线WL路径的充电过程是电荷浪费的过程，会导致存储器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由时钟控制串行输入的，一般需要所有地址都输入完毕后才开始进行读取数据的操作，电压泵要把电压打到读取数据所需的电压，然后对字线WL路径上的寄生电容充电，使其达到理想的电压值。串行接口的NOR型FLASH存储器读取数据的时序如图3所示。假设地址全部输入是在第N+M+K时钟结束，这个时钟就是读取数据起始点，输出数据是在第N+M+K+J时钟，也就是用于读取数据的时间为J个时钟的时间。

有的时候为了节省时间，提高数据输出的速度，会采用在地址没有完全准备好之前就开始打电压泵的办法，那么就有可能有一条非选中的字线WL就会被充电到高压。然后在数据读取操作开始后，就会有非选中的字线WL到选中的字线WL的切换。这个切换的过程包含了对非选中的字线WL的相关路径寄生电容的放电和对选中的字线WL的相关路径进行的充电。切换电路为如图4所示的电路，在切换的过程中，当非选中字线WL从高电压到低电压切换时，PMOS MP1和NMOS MN1之间就可能存在竞争，字线WL的充电时是通过MP1对于字线WL提供的上拉电流，字线WL的放电时则是通过MN1提供的下拉电流。PWR电压是由电压泵提供的高于供电电源的电压，当PMOS的SOURCE端的电压PWR比较高，则它的VGS就大，在MN1对字线WL下拉放电的同时还存在着MP1对字线WL的上拉充电，这样的情况会加大字线WL从选中到非选中切换的难度。而且不仅会有切换不过来的可能性，同时还会延长切换的时间，耗费很多的电压泵能量。电压泵则需更多的时间去补充这部分消耗的电荷，从而影响了数据读取时所需的电压大小，也就影响了数据读取速度，还增加了芯片的功耗。

为了解决上述字线WL电压切换带来的问题，设计一种新的字线WL方向的充电路径的方法，增加了电压泵到各充电路径的控制开关A0～AN、B0～BN以及W0～WN，控制开关分布。此方法是在数据读取开始之前，断开电压泵到所有的选中路径的开关A0～AN。第一步电压泵先打起来。Flash 存储器的高位地址（SEC0～SECN的选择地址）会先输入进来，当高位的SEC0～SECn地址准备好后，打开电压泵到选中的SEC的相应控制开关A，开始对相关的P阱电容、MOS的Junction电容以及模块SEC选中路径的绕线电容进行充电。接着当低位字线WL的地址完全准备好后，打开B开关和选中的WL相应的W开关，对选中的WL的绕线电容充电，因为这部分绕线电容只占总电容的很小比例，所以选中的字线WL可以在很短的时间内就能达到所需的电压，从而保证了字线WL地址在准备好后的很短时间内，字线WL可以被充电到所需的理想电压，保证数据可以很快的被正确的读出。

新的设计方法和一般的设计方法相比，有很多改进的地方：它对所需充电的电容选择在正确的时间段才开始去充电，这样做可以减少电压泵的能量损失。其次一般的设计方法是需要所有的地址都准备好后才开始对整个路径进行充电，而新的设计方法把地址输入期间所有的时间都利用了起来，而且在N+M+K个时钟和N+M+K+J个时钟之间时间内只需对选中的字线WL进行充电，由于充电路径减少，充电的时间得到了提高，在相同的时钟数的条件下，时钟的周期可以很短，达到最终提高读取数据的频率的目的。这种设计方法通过对寄生电容在不同时间段的充电，使选中的字线WL能在较短的时间内更快地被充电达到读取数据时所需的电压，又由于电压泵被打起来的时候，电压泵到所有可能选中的寄生电容的路径都处于断开状态，等到地址分别准备好后才把相应选中路径的开关打开，所以不存在从选中到非选中的切换过程，既节省了电源的消耗，又消除了选错字线WL的可能性。

此设计方法不仅可以应用在串行Flash存储器的设计中，也可以应用在其它类似的集成电路设计上，以解决芯片内部数据读取时间不足和改善功耗消耗过大的问题。

参考文献

[1] 拉扎维（Razavi. B.）.模拟CMOS集成电路设计[M].陈贵灿，译.4版.西安：西安交通大学出版社，2005：338-341.endprint

摘 要：本文介绍了一种新的Flash Memory快闪存储器的设计方法，运用该方法可以有效地提高串型接口NOR Flash Memory读取数据的频率。这种设计方法采用对Memory存储器中的寄生电容用输入地址进行控制，使其在不同的时间段进行充电，达到Flash Memory读取数据所需的电压可以在很短的时间内达到读取数据所要求满足的电压的目的，从而提高了存储器数据读取的速度。同时此设计方法取消了数据读取过程中不必要的对寄生电容的充电和放电过程，降低了对电源的功耗，有效提升产品的竞争力。

关键词：串行接口 Memory 读取数据频率 电源的消耗

中图分类号：TP333.2 文献标识码：A 文章编号：1672-3791（2014）03（a）-0033-02

Flash Memory有两大类型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦写速度快的特点。NOR型Flash Memory具有快速读取数据的特点，但它的擦写速度要比NAND型Flash Memory慢。如果按接口分类，NOR Flash Memory又可以分为串行接口和并行接口两种。串行接口的NOR Flash Memory数据地址线比较简单，地址是从一条数据线上依次从高位到低位随着时钟串行输入，每次只传送一个bit的数据。此类产品已经广泛应用于数字电视、DVD播放机、手机、MP3播放器等多媒体数码产品。

随着多媒体技术的不断发展，多媒体数码产品的设计对NOR Flash Memory的性能要求也越来越高，特别是对它的读取数据的速度要求的不断提高。未来NOR型Flash Memory的发展趋势将向高速度、高容量、低功耗等方向发展。对于串行接口的NOR Flash Memory而言，现今市场上出现的产品最快频率可以大于100MHz。另外，由于很多电子产品都是工作在低电压电源的条件下，这就要求在不增加功耗的基础上去提高Flash Memory的读取速度。

Flash Memory读取数据是否正确，取决于Flash Memory单元的工作条件。Flash存储器单元共有五个端口，包括Gate栅端（G端，接字线WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如图1所示。

在实际应用电路中，以一个电源电压3 V的Flash Memory工作条件为例，存储器存的储单元在读取数据时，字线WL（word line）端的电压需要高于此3 V的电源电压，大约在4～5 V之间或者更高，存储单元的漏端Drain的电压为1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory读取数据时的状态和对它不作任何操作时的状态一样，接电源电压，因此，加快字线WL端电压的建立时间是提高Flash存储器读取速度的关键。由于存储器读取时所需要的字线WL电压一般要高于电源提供的3 V电压，此电压是由所设计的Flash存储器内部的电压泵电路来提供，这就需要电压泵要能够在很短的时间内把高压打起来，并且能够很快地把此高压传送到字线WL端。通常Flash 存储器，由于容量大小的不同，电压泵端的电压到达字线WL端时，所经过路径上看到的寄生电容的大小是不一样的，在对地址选中的字线WL充电的同时，往往也会对这些寄生电容进行充电，这样一来就增加了对WL的充电时间，而这个充电时间直接影响了Memory的最大工作频率。

Flash存储器从电压泵到字线WL端的电容分布即电压泵补充电荷的路径在设计中常规做法如图2所示。假设存储器的WL端电容先被分成N+1模块，这里用SEC0，SEC1……SECN表示。 现在以SEC0模块为例，那么它的充电路径里的电容包含了P 阱电容，MOS Junction电容以及被地址所选中字线WL路径的绕线电容等。一般来说，对于SEC0～SECN模块的P阱电容和MOS Junction电容，不管这个模块有没有被选中，当存储器读取数据时，这些电容都属于电压泵充电的电容范畴。而选中路径的WL绕线电容只有在其所属的模块SEC选中的情况下才需要充电（每次读取数据时只选中SEC0～SECN中的一个）。当某一个模块SEC被选中后，选中路径上又包含选中的字线WL端和未被选中的WL端寄生电容。每一条字线WL路径的寄生电容也同样分为P阱电容，MOS Junction电容和字线WL的绕线电容。这些P阱电容，MOS的Junction电容不管Memory有没有选中，都需电压泵充电。实际上，对于字线WL的绕线电容，只有在被选中的情况下才需要充电，对非选中字线WL路径的充电过程是电荷浪费的过程，会导致存储器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由时钟控制串行输入的，一般需要所有地址都输入完毕后才开始进行读取数据的操作，电压泵要把电压打到读取数据所需的电压，然后对字线WL路径上的寄生电容充电，使其达到理想的电压值。串行接口的NOR型FLASH存储器读取数据的时序如图3所示。假设地址全部输入是在第N+M+K时钟结束，这个时钟就是读取数据起始点，输出数据是在第N+M+K+J时钟，也就是用于读取数据的时间为J个时钟的时间。

有的时候为了节省时间，提高数据输出的速度，会采用在地址没有完全准备好之前就开始打电压泵的办法，那么就有可能有一条非选中的字线WL就会被充电到高压。然后在数据读取操作开始后，就会有非选中的字线WL到选中的字线WL的切换。这个切换的过程包含了对非选中的字线WL的相关路径寄生电容的放电和对选中的字线WL的相关路径进行的充电。切换电路为如图4所示的电路，在切换的过程中，当非选中字线WL从高电压到低电压切换时，PMOS MP1和NMOS MN1之间就可能存在竞争，字线WL的充电时是通过MP1对于字线WL提供的上拉电流，字线WL的放电时则是通过MN1提供的下拉电流。PWR电压是由电压泵提供的高于供电电源的电压，当PMOS的SOURCE端的电压PWR比较高，则它的VGS就大，在MN1对字线WL下拉放电的同时还存在着MP1对字线WL的上拉充电，这样的情况会加大字线WL从选中到非选中切换的难度。而且不仅会有切换不过来的可能性，同时还会延长切换的时间，耗费很多的电压泵能量。电压泵则需更多的时间去补充这部分消耗的电荷，从而影响了数据读取时所需的电压大小，也就影响了数据读取速度，还增加了芯片的功耗。

为了解决上述字线WL电压切换带来的问题，设计一种新的字线WL方向的充电路径的方法，增加了电压泵到各充电路径的控制开关A0～AN、B0～BN以及W0～WN，控制开关分布。此方法是在数据读取开始之前，断开电压泵到所有的选中路径的开关A0～AN。第一步电压泵先打起来。Flash 存储器的高位地址（SEC0～SECN的选择地址）会先输入进来，当高位的SEC0～SECn地址准备好后，打开电压泵到选中的SEC的相应控制开关A，开始对相关的P阱电容、MOS的Junction电容以及模块SEC选中路径的绕线电容进行充电。接着当低位字线WL的地址完全准备好后，打开B开关和选中的WL相应的W开关，对选中的WL的绕线电容充电，因为这部分绕线电容只占总电容的很小比例，所以选中的字线WL可以在很短的时间内就能达到所需的电压，从而保证了字线WL地址在准备好后的很短时间内，字线WL可以被充电到所需的理想电压，保证数据可以很快的被正确的读出。

新的设计方法和一般的设计方法相比，有很多改进的地方：它对所需充电的电容选择在正确的时间段才开始去充电，这样做可以减少电压泵的能量损失。其次一般的设计方法是需要所有的地址都准备好后才开始对整个路径进行充电，而新的设计方法把地址输入期间所有的时间都利用了起来，而且在N+M+K个时钟和N+M+K+J个时钟之间时间内只需对选中的字线WL进行充电，由于充电路径减少，充电的时间得到了提高，在相同的时钟数的条件下，时钟的周期可以很短，达到最终提高读取数据的频率的目的。这种设计方法通过对寄生电容在不同时间段的充电，使选中的字线WL能在较短的时间内更快地被充电达到读取数据时所需的电压，又由于电压泵被打起来的时候，电压泵到所有可能选中的寄生电容的路径都处于断开状态，等到地址分别准备好后才把相应选中路径的开关打开，所以不存在从选中到非选中的切换过程，既节省了电源的消耗，又消除了选错字线WL的可能性。

此设计方法不仅可以应用在串行Flash存储器的设计中，也可以应用在其它类似的集成电路设计上，以解决芯片内部数据读取时间不足和改善功耗消耗过大的问题。

参考文献

[1] 拉扎维（Razavi. B.）.模拟CMOS集成电路设计[M].陈贵灿，译.4版.西安：西安交通大学出版社，2005：338-341.endprint

摘 要：本文介绍了一种新的Flash Memory快闪存储器的设计方法，运用该方法可以有效地提高串型接口NOR Flash Memory读取数据的频率。这种设计方法采用对Memory存储器中的寄生电容用输入地址进行控制，使其在不同的时间段进行充电，达到Flash Memory读取数据所需的电压可以在很短的时间内达到读取数据所要求满足的电压的目的，从而提高了存储器数据读取的速度。同时此设计方法取消了数据读取过程中不必要的对寄生电容的充电和放电过程，降低了对电源的功耗，有效提升产品的竞争力。

关键词：串行接口 Memory 读取数据频率 电源的消耗

中图分类号：TP333.2 文献标识码：A 文章编号：1672-3791（2014）03（a）-0033-02

Flash Memory有两大类型：NAND型和NOR型。NAND型Flash Memory具有容量大，擦写速度快的特点。NOR型Flash Memory具有快速读取数据的特点，但它的擦写速度要比NAND型Flash Memory慢。如果按接口分类，NOR Flash Memory又可以分为串行接口和并行接口两种。串行接口的NOR Flash Memory数据地址线比较简单，地址是从一条数据线上依次从高位到低位随着时钟串行输入，每次只传送一个bit的数据。此类产品已经广泛应用于数字电视、DVD播放机、手机、MP3播放器等多媒体数码产品。

随着多媒体技术的不断发展，多媒体数码产品的设计对NOR Flash Memory的性能要求也越来越高，特别是对它的读取数据的速度要求的不断提高。未来NOR型Flash Memory的发展趋势将向高速度、高容量、低功耗等方向发展。对于串行接口的NOR Flash Memory而言，现今市场上出现的产品最快频率可以大于100MHz。另外，由于很多电子产品都是工作在低电压电源的条件下，这就要求在不增加功耗的基础上去提高Flash Memory的读取速度。

Flash Memory读取数据是否正确，取决于Flash Memory单元的工作条件。Flash存储器单元共有五个端口，包括Gate栅端（G端，接字线WL），Drain漏端（D端），Source源端（S端），P阱（PWI端），N阱（NWD端），如图1所示。

在实际应用电路中，以一个电源电压3 V的Flash Memory工作条件为例，存储器存的储单元在读取数据时，字线WL（word line）端的电压需要高于此3 V的电源电压，大约在4～5 V之间或者更高，存储单元的漏端Drain的电压为1 V左右，源端Source接地，阱PWI端接地，阱NWD在Memory读取数据时的状态和对它不作任何操作时的状态一样，接电源电压，因此，加快字线WL端电压的建立时间是提高Flash存储器读取速度的关键。由于存储器读取时所需要的字线WL电压一般要高于电源提供的3 V电压，此电压是由所设计的Flash存储器内部的电压泵电路来提供，这就需要电压泵要能够在很短的时间内把高压打起来，并且能够很快地把此高压传送到字线WL端。通常Flash 存储器，由于容量大小的不同，电压泵端的电压到达字线WL端时，所经过路径上看到的寄生电容的大小是不一样的，在对地址选中的字线WL充电的同时，往往也会对这些寄生电容进行充电，这样一来就增加了对WL的充电时间，而这个充电时间直接影响了Memory的最大工作频率。

Flash存储器从电压泵到字线WL端的电容分布即电压泵补充电荷的路径在设计中常规做法如图2所示。假设存储器的WL端电容先被分成N+1模块，这里用SEC0，SEC1……SECN表示。 现在以SEC0模块为例，那么它的充电路径里的电容包含了P 阱电容，MOS Junction电容以及被地址所选中字线WL路径的绕线电容等。一般来说，对于SEC0～SECN模块的P阱电容和MOS Junction电容，不管这个模块有没有被选中，当存储器读取数据时，这些电容都属于电压泵充电的电容范畴。而选中路径的WL绕线电容只有在其所属的模块SEC选中的情况下才需要充电（每次读取数据时只选中SEC0～SECN中的一个）。当某一个模块SEC被选中后，选中路径上又包含选中的字线WL端和未被选中的WL端寄生电容。每一条字线WL路径的寄生电容也同样分为P阱电容，MOS Junction电容和字线WL的绕线电容。这些P阱电容，MOS的Junction电容不管Memory有没有选中，都需电压泵充电。实际上，对于字线WL的绕线电容，只有在被选中的情况下才需要充电，对非选中字线WL路径的充电过程是电荷浪费的过程，会导致存储器功耗的增加。

串行接口的NOR型Flash Memory，由于其地址是由时钟控制串行输入的，一般需要所有地址都输入完毕后才开始进行读取数据的操作，电压泵要把电压打到读取数据所需的电压，然后对字线WL路径上的寄生电容充电，使其达到理想的电压值。串行接口的NOR型FLASH存储器读取数据的时序如图3所示。假设地址全部输入是在第N+M+K时钟结束，这个时钟就是读取数据起始点，输出数据是在第N+M+K+J时钟，也就是用于读取数据的时间为J个时钟的时间。

有的时候为了节省时间，提高数据输出的速度，会采用在地址没有完全准备好之前就开始打电压泵的办法，那么就有可能有一条非选中的字线WL就会被充电到高压。然后在数据读取操作开始后，就会有非选中的字线WL到选中的字线WL的切换。这个切换的过程包含了对非选中的字线WL的相关路径寄生电容的放电和对选中的字线WL的相关路径进行的充电。切换电路为如图4所示的电路，在切换的过程中，当非选中字线WL从高电压到低电压切换时，PMOS MP1和NMOS MN1之间就可能存在竞争，字线WL的充电时是通过MP1对于字线WL提供的上拉电流，字线WL的放电时则是通过MN1提供的下拉电流。PWR电压是由电压泵提供的高于供电电源的电压，当PMOS的SOURCE端的电压PWR比较高，则它的VGS就大，在MN1对字线WL下拉放电的同时还存在着MP1对字线WL的上拉充电，这样的情况会加大字线WL从选中到非选中切换的难度。而且不仅会有切换不过来的可能性，同时还会延长切换的时间，耗费很多的电压泵能量。电压泵则需更多的时间去补充这部分消耗的电荷，从而影响了数据读取时所需的电压大小，也就影响了数据读取速度，还增加了芯片的功耗。

为了解决上述字线WL电压切换带来的问题，设计一种新的字线WL方向的充电路径的方法，增加了电压泵到各充电路径的控制开关A0～AN、B0～BN以及W0～WN，控制开关分布。此方法是在数据读取开始之前，断开电压泵到所有的选中路径的开关A0～AN。第一步电压泵先打起来。Flash 存储器的高位地址（SEC0～SECN的选择地址）会先输入进来，当高位的SEC0～SECn地址准备好后，打开电压泵到选中的SEC的相应控制开关A，开始对相关的P阱电容、MOS的Junction电容以及模块SEC选中路径的绕线电容进行充电。接着当低位字线WL的地址完全准备好后，打开B开关和选中的WL相应的W开关，对选中的WL的绕线电容充电，因为这部分绕线电容只占总电容的很小比例，所以选中的字线WL可以在很短的时间内就能达到所需的电压，从而保证了字线WL地址在准备好后的很短时间内，字线WL可以被充电到所需的理想电压，保证数据可以很快的被正确的读出。

新的设计方法和一般的设计方法相比，有很多改进的地方：它对所需充电的电容选择在正确的时间段才开始去充电，这样做可以减少电压泵的能量损失。其次一般的设计方法是需要所有的地址都准备好后才开始对整个路径进行充电，而新的设计方法把地址输入期间所有的时间都利用了起来，而且在N+M+K个时钟和N+M+K+J个时钟之间时间内只需对选中的字线WL进行充电，由于充电路径减少，充电的时间得到了提高，在相同的时钟数的条件下，时钟的周期可以很短，达到最终提高读取数据的频率的目的。这种设计方法通过对寄生电容在不同时间段的充电，使选中的字线WL能在较短的时间内更快地被充电达到读取数据时所需的电压，又由于电压泵被打起来的时候，电压泵到所有可能选中的寄生电容的路径都处于断开状态，等到地址分别准备好后才把相应选中路径的开关打开，所以不存在从选中到非选中的切换过程，既节省了电源的消耗，又消除了选错字线WL的可能性。

此设计方法不仅可以应用在串行Flash存储器的设计中，也可以应用在其它类似的集成电路设计上，以解决芯片内部数据读取时间不足和改善功耗消耗过大的问题。

参考文献

[1] 拉扎维（Razavi. B.）.模拟CMOS集成电路设计[M].陈贵灿，译.4版.西安：西安交通大学出版社，2005：338-341.endprint