基于FPGA的侵彻加速度信号采集系统设计

董胜飞 ，石云波 ，陈艳香 ，智 丹 ，杨志才

（1.中北大学 电子测试技术国防科技重点实验室，太原 030051；2.中北大学 仪器科学与动态测试教育部重点实验室，太原 030051；3.中北大学 仪器与电子学院，太原 030051）

现代战争中，为了攻击如机场跑道、机库、航母和高级指挥要地等各种高强度、综合防护的高价值目标，相继出现一系“智能型”的钻地弹药。为了实现弹体在到达对目标的最大毁伤效果时引爆，就要求弹载电子装置既能识别不同层次目标，又能抵抗不同软硬防护层产生的多次高过载冲击。因此，要使引信在高冲击下适时作用，就必须现场测试侵彻过程中的加速度信号[1-3]。

目前，现有的侵彻加速度测试技术仍以弹载存储测试技术较为先进。这种测试方式能记录膛内发射、出膛飞行和侵彻穿靶整个过程中的实时加速度，为弹体强度设计、引信可靠性设计、战斗部安全性等各方面的分析提供准确直接的依据[4]。

文中提出一种基于FPGA和INA827的侵彻加速度信号采集系统的设计方案，用于弹体侵彻试验中，3轴MEMS加速度传感器电压信号的采集存储。

1 系统总体设计

系统采用Xilinx公司FPGA芯片XC2S30作为主控单元，完成数据采集、存储和传输的时序控制。XC2S30拥有24 KB的双口RAM，216个可编程逻辑模块，I/O口数量达到60个，丰富的I/O资源能对FPGA灵活配置，采用低功耗2.5 V内核供电电压，系统以XCF01S为配置芯片，由40 MHz的外部晶振提供时钟信号，主要由前端信号调理、数据采集存储和传输等部分组成，总体设计如图1所示。

图1 系统结构框图Fig.1 System structure diagram

系统采用7.4 V锂电池和4.5 V氧化银电池构成双电源供电，以增强弹载采存器供电系统的抗过载能力，提高系统的可靠性。经电源模块转成2.5 V、3.3 V电压后，为系统各模块、芯片供电。3轴侵彻加速度信号先经前端信号调理模块放大调理，然后送入数据采集模块，FPGA控制A/D转换器对输入模拟信号进行模数转换、采集，再按照一定的帧格式存储到Flash芯片中。数据回收时，上位机通过USB口发送命令，经FT245RL将上位机指令转换为并行数据，FPGA通过识别FT245RL转换的数据指令，把Flash中的数据上传至上位机进行显示、处理分析。

2 系统硬件设计

2.1 前端信号调理模块

前端信号调理模块主要由RC高通滤波、仪表运算放大、有源低通滤波和电压跟随器组成。

在弹体侵彻试验中，冲击加速度信号具有较高的高频成分，尤其在对花岗岩、钢靶等硬目标侵彻时，冲击加速度信号频率可达20 kHz以上。因此，为保证采集的信号不失真，就需前端信号调理电路有较高的带宽。系统采用TI公司的INA827芯片作为调理电路的主放大芯片，它是一款低成本单电源仪表放大器，通过单一外部电阻器RG可在5～1000倍之间设定任一增益，增益G=80 kΩ/RG+5。此放大器具有较高的带宽，放大100倍时带宽可达150 kHz，线性失真度小于0.0005%，且功耗极低。

如图2所示，VIN-和VIN+为压阻加速度传感器的差分信号输入端，在信号输入端接一RC高通滤波电路，可以很好地消除传感器零位偏差对输出零位的影响。滤波后信号接入INA827仪表放大器进行放大，放大增益G1可由R5、R6的串联阻值RG设置。

图2 信号调理电路Fig.2 Signal conditioning circuit

为了提高系统对低灵敏度传感器信号的处理采集能力，并进一步增大系统的工作带宽，对IN-A827放大后的信号进行了二级放大。由基本运算放大器、电容、电阻构成一阶有源低通滤波电路，可实现对信号的二级放大、低通滤波，放大增益G2可由R7、R10设置。电源分压后，经电压跟随器为3个通道的INA827芯片、二级放大同相输入端提供基准电压VREF。经计算，整个调理通道的输出电压为

设计中将一级放大增益设置为66.54，第二级放大增益设置为3，可得到近200倍的信号放大，且理论带宽超过100 kHz。将基准电压VREF设置为1.65 V，可实现加速度传感器正负量程的信号调理。调理电路将传感器信号处理为0～3.3 V的标准信号后输出至A/D转换器。

2.2 数据采集模块

系统A/D转换器采用的是ADI公司的AD7934芯片。AD7934是12位高速、低功耗、逐次逼近型（SAR）模数转换器，采用2.7 V～5.25 V单电源供电，最高吞吐量达1.5 MSPS。内置一个低噪声、宽带宽、差分采样保持放大器，可处理最高达50 MHz的输入频率[5]。AD7934具有4个带通道序列器的模拟输入通道，可以通过预先编程选择通道转换顺序。

设计中AD7934采用3.3 V供电，基准电压引脚REF外接一个精确的3.3 V电压源用作模数转换的基准电压，从而将转换量程设置为0～3.3 V。利用外部提供20 MHz时钟信号，采样率达400 kHz。AD7934的外围电路如图3所示。

图3 AD7934的外围电路Fig.3 Peripheral circuit of AD7934

2.3 数据传输模块

系统数据传输接口采用的是FTDI公司USB通信接口解决方案FT245RL。FT245RL无需编写片内固件程序，在内部硬件逻辑的控制下即可实现USB串行协议与并行I/O协议之间的自动转换。FT245RL通过8位并行接口与FPGA、DSP、MCU等微控制器外设接口连接，实现信息和数据的交换。上位机通过USB接口与FT245RL传输数据，通信时只需在PC安装FTDI公司提供的官方驱动程序，无需用户编写设备驱动，简单的Matlab的GUI、VB、VC编程，就可很容易地进行上位机软件开发。FT245RL的外围电路如图4所示。

图4 FT245RL的外围电路Fig.4 Peripheral circuit of FT245RL

3 系统软件设计

3.1 FPGA程序设计

系统FPGA程序设计基于Xilinx ISE10.1开发环境由VHDL语言编写，主要程序模块有：A/D采集控制模块、Flash存储控制模块、数据传输控制模块等。FPGA与AD的接口程序设计中，根据AD7934工作时序，FPGA将12位配置数据通过DB0～DB11双向数据总线写入AD芯片，完成对A/D转换的工作模式、转换通道等配置。A/D转换完成后，FPGA从双向总线一次性把12位数据读出并存入FPGA的FIFO中。

为便于数据的存储和分离，经AD7934转换后的数字量需按照一定的编码方式编码，设计中采用如表1所示的通讯数据帧编码方式进行编码。

由表1可知，一帧数据共14个字节，B0为低字节，B13为高字节。B0、B1为帧头，用于数据处理时判断数据帧的起始位置。B2～B5为帧计数，用来判断存储数据的完整性和计算采集的数据量。B6～B11字节为3路数据，其中2个字节构成1路数据，分别对应每个通道采集到的模拟信号。B12～B13为帧尾，用于数据处理时判断数据帧的结束位置。

表1 通讯数据帧编码方式Tab.1 Encoding of communication data frame

数据编码后，FPGA将数据存储到Flash中，系统采用的存储器是SAMSUNG公司的NAND Flash K9K8G08U0E，具有8 Gb数据存储空间和256 Mb空闲空间，空闲空间可用来存储坏块信息及其它分区划分信息。将数据存入Flash之前，FPGA先对Flash进行检测，判断是否已存入数据，如果有数据则停止写入，并通过LED提示，可防止已回收的存储器由于误触发造成侵彻数据被覆盖、丢失。

写入数据时，先向Flash写数据命令80H，然后写要存入数据的地址，之后再写入命令10H，Flash开始存储数据，此时R/B信号清零，表示Flash处于忙碌状态，待R/B信号置位时，表示Flash存储数据完成，进入空闲状态。最后，读取状态寄存器，如果I/O 0=0则说明数据写入成功，反之写入失败。

3.2 PC软件设计

USB设备的PC软件设计包括设备驱动程序和用户程序2部分。FT245RL与上位机通讯时，不需用户编写设备驱动程序，只要使用FTDI公司提供的2种驱动模式[6]：一种为VCP，将USB接口虚拟为串行通信端口，在PC上的编程和实现串口编程一样，可利用串行通信控件来简化上位机用户程序设计，使用该驱动数据传输速率最大只达300 kb/s。另一种是D2XX驱动程序，通过调用驱动程序的动态链接库直接访问USB，在编写用户程序时只需调用FTD2XX.DLL中的函数，便可完成USB接口设备的读写操作，使用该驱动传输速率可达到1 Mb/s[7]，本系统即采用D2XX驱动程序。

上位机用户程序采用VB编写，主要有数据读取、擦除数据、分离数据等操作，结构图如图5所示。

图5 上位机软件结构Fig.5 PC software structure

4 实验验证

利用信号发生器、分压电路，向3路模拟输入端输入峰峰值为8 mV，频率为40 kHz的正弦信号，采集系统对此测试信号进行放大、模数转换、采集、编帧和存储。将存储数据通过USB上传给上位机，通过上位机软件对采回的3路数据进行分离。用Matlab对分离后的数据进行绘图分析，如图6所示，可清楚地看到3路标准正弦曲线。通过多次连续采集和数据分离测试，验证了系统的准确、可靠。

图6 3路数据验证曲线Fig.6 3-way data validation curve

5 结语

基于FPGA和INA827设计的侵彻加速度信号采集系统，可实现3轴MEMS加速度信号的放大调理、采集存储，能够满足弹载侵彻加速度信号采集系统高精度、高带宽、高采样率、高集成度、低功耗等要求，可广泛应用于弹体侵彻试验中对加速度信号的采集存储。

[1]宋萍，李科杰.硬目标侵彻武器高冲击试验和高过载传感器技术国外发展概况[J].测控技术，2002，21（l）：30-32.

[2]屈新芬，商顺昌，杨晴.影响弹丸侵彻性能的因素分析及引信方案探讨[J].信息与电子工程，2003，1（3）：51-55.

[3]黄峥.国外兵器遥测技术的发展现状及国内兵器遥测技术发展的需求[J].探测与控制学报，2000，22（1）：3-5.

[4]景鹏.高g值冲击测试关键技术研究[D].太原：中北大学，2009.

[5]杨小勇，葛彦麟，毛瑞娟.基于FPGA+A/D的数据采集设计及验证[J].西安邮电学院学报，2011，16（1）：98-102.

[6]安荣，任勇峰，李圣昆.基于FPGA和USB2.0的数据采集系统[J].仪表技术与传感器，2009（3）：49-51.

[7]王留全，焦海恋，安都勋.基于FT245RL的USB接口设计[J].国外电子元器件，2008（10）：10-14.