基于FPGA的水听器数字前放设计*

朱明骏

(海军驻昆明军事代表办事处 昆明 650051)



基于FPGA的水听器数字前放设计*

朱明骏

(海军驻昆明军事代表办事处 昆明 650051)

结合某水下声学系统水听器数字式前置放大器的设计实例,介绍了一种基于FPGA的带有频率均衡的数字式前置放大器设计。

FPGA; FIR滤波器; 前置放大器

Class Number TN912

1 引言

前置放大器,一般为设置在系统前级对小信号进行放大的设备。水下声学系统中常常涉及小信号的采集和处理。水下声学系统水听器的小信号在传输过程中衰减大、抗干扰能力差,不利于传输和后级处理。通过对水听器小信号进行放大和数字化处理,可以有效的解决信号在传输过程中遇到的衰减和干扰问题。数字式前置放大器因此广泛应用于水下声学系统中[1]。

数字放大器较模拟放大器具有抗干扰能力强、传输过程中衰减小的优点,被广泛用于小信号的放大领域。同时由于数字放大器使用数字信号进行传输,便于将多个前放节点挂在同一条物理总线上,为组建水听器阵创造了有利的条件。

FPGA作为可编程逻辑器件,兼具逻辑运算能力和数据处理能力,而且具有应用灵活的特点,自然成为数字前放硬件构架的首选[2]。

2 功能及组成

数字前放对接收到的模拟信号进行放大、模拟滤波、模拟到数字的转换、FIR滤波及均衡后以串行数字流的方式输出。使得信号在频带范围、强度以及传输形式上满足后级系统的要求。

放大器分为模拟和数字两大部分。模拟部分包括前级仪表放大器、模拟滤波器和AD转换器,主要负责信号的前级放大和数字化处理;数字部分主要由FPGA芯片构成,主要负责信号的FIR滤波和频率均衡。模拟电路部分采用了仪表放大器和差分输入的方式来降低共模干扰[3]。模拟滤波器采用的是8阶的切比雪夫Ⅰ型负反馈滤波器,这种滤波器在使用运算放大器较少的条件下具有较好的滤波特性。AD转换设备选用了美国AD公司采用Sigma-Delta过采样技术的16位AD转换器AD7723,大大提高了量化精度。考虑到成本和体积的问题,FPGA选用了XILINX公司的10万门的XC2S100芯片,该芯片主频可达100MHz。为了达到长距离高速率的传输,信号传输方式选择了差分输出的串行数字流信号传输,传输时钟达5MHz,满足采样率为200k的16位数据的传输要求。系统构成框图如图1所示。

图1 系统构成框图

3 数字前放

数字前放的接口控制、程序流程等都是通过硬件描述语言Verilog实现的。程序负责产生A/D转换器的控制信号、采样信号的读入与串并转换、调用IP核产生的FIR滤波器模块实现数字滤波、对滤波后的信号进行幅度限制处理以及调用传送模块把处理后的数据输出。

3.1 FIR内核设计

数字FIR滤波的主要功能是实现输入数据的数字滤波,以修正因为水听器在不同频率上灵敏度的不均匀性带来的幅度变化[4]。考虑到滤波器的相位延时不为常数,在接收幅度恒定的调频信号时,容易引起输出信号幅度变化,从而导致滤波输出信号幅度不准确。数字滤波电路形式,用相位恒定延时的FIR数字滤波形式完成所需的滤波[5]。

FIR内核设计是数字前放的核心部分,它完成对信号的数字滤波和频率均衡。

内核的主体选用了XILINX公司自带的IP CORE: FIR Compiler V1.0。滤波器结构选择了对称脉冲相应的单速率256阶滤波器。

滤波器的系数决定了滤波器的滤波特性,系数的位数决定了滤波器的性能。然而FIR数字滤波的缺点是实现和其它滤波相同的滤波特性所用的滤波器阶数比较多,消耗资源比较大,位数太长会导致信号输出延时较长甚至器件资源不够等问题。经过多次试验,发现24位的位数能达到令人满意的资源性能比。

滤波器系数由Matlab软件计算得出。Matlab函数库中关于FIR的函数有很多,计算系数的主要有fir1()和fir2()两种。而fir2()适用于产生任意形状FIR滤波器系数的函数,正好满足数字前放频率均衡的要求。将数字前放所配的水听器在各个频率上的频率响应矢量输入到函数fir2()中,计算出满足该滤波特性的一组系数。将改组系数按照FIR IP CORE的要求转变格式后生成系数文件。最后将系数文件载入至FIR内核中通过综合工具进行编译生成可调用的FIR程序模块。

3.2 A/D转换器AD7723控制模块

A/D转换器的转换时钟信号adclk和帧同步输入信号fsi都是通过计数器方式产生的周期性信号。转换器的FSO信号经过处理作为数字滤波器的ND(NEW DATA)信号以及并、串转换数据流输出模块的write信号;SDO信号是转换器的串行数据输出端;转换器的SCO信号经处理用来控制串并转换;FSI信号是由FPGA提供的帧同步信号;转换器的采样时钟CLKIN信号使用DDS产生。DDS方式输出信号频率精度很高,可以得到任何所需频率。当相位累加器的位数是32位时,输出信号频率fx等于设定频率初值(32位)乘以晶体振荡器频率f0,然后除以2的32次方。相位累加器的位数决定输出信号频率的最小分辨率,振荡器频率为80MHz,相位累加器位数为32位时,频率分辨率为0.02Hz。如果要产生AD7723采样速率200kHz的输出频率信号,设定频率初值为十六进制A3D70A。

3.3 信号同步转换模块

信号同步转换模块的功能是将一个脉冲信号转换成一个与系统时钟同步,并且脉冲宽度为一个时钟周期的脉冲信号。这样可以提供一个触发信号,触发条件是该信号为高电平,因为该脉冲只跨越一个系统时钟,不会造成重复触发的情况发生。这里采用两个D触发器串联的方式,将第二个D触发器的输入取反后与第一个D触发器输出相与输出。将脉冲信号输入信号同步转换模块,输出信号为与系统时钟同步的负脉冲信号。

3.4 限幅处理模块和数据流输出模块

FIR模块输出信号的位数一般在45位左右,为了便于传输和处理,从中截取了16位进行处理。为保证数字前放的增益不变,截取的位置是固定的。如果前级输入信号过大,信号有可能出现失真。所以需要进行限幅处理,因为数字滤波器输出的信号为有符号数,限幅处理模块首先判断信号的正负,在判断信号的大小。将正向幅度过大的信号限定为0x7f,将负向幅度过大的信号限定为0x80。

将限幅处理后的16位信号送入数据流输出模块。数据流输出模块的主要功能是实现并行16位数字信号到RS232方式的串行信号的转换。

串行数字流采用通常的RS232协议,通过FPGA的硬件描述语言实现RS232转换。串行输出包括1位启动位、16位数据位、1位奇偶校验位和1位停止位,共19位串行数据。串行时钟达5MHz,可以高效率无误的传输数字前放的输出数据。

4 结语

通过PCB的合理布线和电磁兼容性设计,数字式前置放大器的电路噪声较小。高达200k的采样率、16位的数据格式以及采用差分的输入方式使得信号失真较小。从而得到了较高的信噪比,经实测数字前放动态范围接近80dB。滤波器的合理设计使得前置放大器有较好的滤波特性,显示了令人满意的均衡效果。图2所示的是水听器在工作频带内各频率点的接收灵敏度。从图中可以看出灵敏度在-195dB～-206dB之间,起伏在10个dB以上。图3所示的是经过前置放大器放大和均衡后的灵敏度。可以看出灵敏度在-176dB附近分布,起伏不超过1.5dB。信号输出采用的串行方式,增加了奇偶校验,保证了数据传输的可靠。同时前置放大器具有体积小的特点,可灵活应设置于各种信号处理设备中,用作信号的放大和均衡。

该数字式前置放大器应用到某水下声学系统上,用作水听器信号的放大和频率均衡。通过多次试验,证明了其良好的性能和稳定的工作状态。

图2 水听器灵敏度

图3 均衡后接收灵敏度

[1] 刘伯胜,雷家煜,等.水声学原理[M].哈尔滨:哈尔滨工程大学出版社,2009:3-4.

[2] 刘韬,楼兴华.FPGA数字电子系统设计与开发与实例[M].北京:人民邮电出版社,2005:2.

[3] 李伯成.嵌入式系统可靠性设计[M].北京:电子工业出版社,2004:130.

[4] 李邓化,等.新型压电复合换能器及其应用[M].北京:科学出版社,2007:157-159.

[5] [美]Vinay K. Ingle, John G. Proakis著.陈怀琛等译.数字信号处理及其MATLAB实现[M].北京:电子工业出版社,1998:206-208.

Design of Digital Preamplifier Based on FPGA

ZHU Mingjun

(Military Representative Office of Navy in Kunming, Kunming 650051)

Combining with the design of the acoustic system digital preamlifier hydrophone underwater, introduce a design of digital preamplifier with frequency equalization based on FPGA is introduce.

FPGA, FIR filter, preamplifier

2014年11月20日,

2014年12月23日

朱明骏,男,高级工程师,研究方向:水中兵器。

TN912

10.3969/j.issn1672-9730.2015.05.043