用于8位80 MS/s模数转换器的增益数模单元电路

董嗣万，朱樟明，刘敏杰，杨银堂

（西安电子科技大学微电子学院，陕西西安 710071）

用于8位80 MS/s模数转换器的增益数模单元电路

董嗣万，朱樟明，刘敏杰，杨银堂

（西安电子科技大学微电子学院，陕西西安 710071）

提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计，满足8位80 MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关，提高了增益数模单元电路的线性度；针对高增益两级宽带运算放大器，提出了一种宽带运算放大器优化设计方法，能有效地优化运算放大器的建立时间和功耗；优化设计了一种高速低功耗动态比较器，在提高速度方面具有优势.基于0.18μm 1.8 V CMOS工艺完成了增益数模单元及8位80 MS/s流水线模数转换器的流片验证，测试结果表明，在80 MHz采样频率下，输入信号频率为35 MHz时，模数转换器的信号噪声失调比为48.9 d B，有效位数为7.83位.

增益数模单元；运放优化；传输门；动态比较器；流水线模数转换器

增益数模单元（Multiplying Digital-to-Analog Converter，MDAC）是流水线模数（Analog to Digital，A/ D）转换器电路的核心模块，由于其转换速度和有效位数制约了整个模数转换器所能达到的最大转换速度和最高分辨率，所以高速增益数模单元电路的研究对设计高速流水线模数转换器具有重大的意义［1-4］.增益数模单元电路中信号导通开关、运算跨导放大器（Operational Transconductance Amplifier，OTA）、比较器等关键部分的设计尤为重要.针对传统传输门结构，在不引入较复杂电路的情况下，笔者提出一种改进的金属氧化物半导体（Metal Oxide Semiconductor，MOS）开关以减少导……