漏电流的伏安特征曲线在分立器件失效分析中的应用

陈 松，王友彬

（英飞凌科技（无锡）有限公司，江苏无锡 214028）

1 引言

传统的分立器件封装测试领域，经过多年发展，产量越来越高。由于人们对汽车电子等涉及安全性领域的要求越来越高，对分立器件的质量要求也越发严苛，特别是针对测试过程中关键电参数失效的过程控制越发严格，对于电参数失效特别是漏电流失效的失效机理的确认，目前最有效的方法是做全面的失效分析（FA），然而全面的失效分析由于时间太长、成本太高而无法在生产过程控制中广泛应用，但没有最终的失效模式和失效机理的确认，产品质量的提高也将是句空话。

2 分立器件漏电流的失效模式和失效机理的确立

通过对大量漏电流样本的失效分析得知，半导体后道封装测试中导致半导体分立器件漏电流失效的失效机理有以下几种。

（1）芯片制成过程中造成的失效，例如晶体缺陷（如图1所示为扫描电子显微镜SEM或者发射式电子显微镜EMMI下的晶体缺陷）造成局部漏电流过大，晶体缺陷不会造成器件可靠性风险。

（2）过度掺杂（图2所示为器件横截面图）是由于掺杂过程中离子过度扩散，基极宽度变窄，导致三极管击穿电压变小，漏电流变大。过度掺杂不会造成器件可靠性风险。

（3）封装过程中造成的缺陷，例如金（铜）线的键合过应力造成的芯片表面弹坑、碎裂，破坏了芯片绝缘层（图3所示为光学显微镜下的键合缺陷）。键合过应力失效导致器件漏电流变大，有严重的可靠性风险。……