数字集成电路设计方法的论述

朱亚峰 池斌 毕建华 金哲

摘要：集成电路设计隨着科技的快速发展变得更加复杂，这也就导致门级电路描述难以理解和管理缺点变得更加突出，因此，利用抽象方法对电路进行设计成为了必要。下面，针对数字集成电路设计方法进行全面分析，对下一步电路系统分析研究工作提供必要的技术支撑。

关键词：数字集成电路;数字系统;设计方案;同步设计

中图分类号：TN431 文献标识码：A 文章编号：1007-9416（2020）09-0099-02

科技的飞速发展数字电路设计取得了的显著进步，数字集成电路的复杂化，使整个设计的变得更加复杂，此时，采取自动化方式完成相应的设计是必要的。从目前数字集成电路的整体设计情况来看，常用的设计方法有同步和异步两种。

1 同步与异步设计

同步与异步设计是现代数字集成电路设计中常用的两种设计方案，而从现段的市场中的多数产品情况来看，多数产品在实际设计期间采用的都为同步设计方案，对这一原因进行分析可以发现，采取同步设计时，主要元器件为触发器，而其经过一段时间的发展，其已经十分成熟，因此，应用起来更加方便合理[1]。但是，需要相关研究人员注意的是，随着人们需求的改变，异步设计经过一段时间的发展，其也变得更加成熟，其逐渐进入到了人们的视野中，在数字集成电路设计期间，要依据具体情况，采取一种合理方法进行设计，确保最终设计的数字集成电路性能可以满足应用需求[2]。

2 设计数字集成电路流程

数字集成电路经过一段时间发展，其形成了一套相对完整体系，主要包括的内容体现在以下几个方面：（1）系统架构。这是设计的基础内容，并且也是实际设计期间的一项重要内容，只有一个良好的系统架构，才能确保设计的合理性和方便性，在系统架构设计时，要划分模块，而且也要定义接口。（2）RTL（寄存器转换级电路）。RTL设计是数字集成电路设计的中的核心，在该阶段，要通过语言完成对电路情况的合理描述[3]。（3）综合优化。通过综合优化方式，将RTL合理的转变为与之相对应的应硬件电路，该环节通常都要与工艺产商进行合作，最终构建出一个的能够满足应用规定电路。（4）布局布线。与模拟电路相比数字电路的布局布线更加简单，这主要是因为许多芯片生成后，芯片的生成厂家都会对给出相应的基准单元库，再对EDA软件进行应用，然后通过自动方式，完成对布局布线。（5）设计版图。该环节就是完成布局线设计后，全面结合基准单元形成的版图，经过相应的验证后，将设计版图交给工厂，由工厂完成对芯片的制造。

3 数字集成电路设计

从目前数字集成电路设计的情况来看，同步设计得到了人们的青睐，因此，下面针对同步设计方法进行分析。

3.1 同步电路应用优势

同步电路在实际应用期间的优势主要体现在以下几个方面：（1）同步电路在实际应用过程中可以确保每个存储单元都能够保持相同的初始状态，而且只会在时钟沿来临之时，才会使存储单元在应用期间的状态发生改变，这也就使电路在运行过程中安全性和稳定性，从而避免由于温度的等原因对电路的性能造成不良影响，导致其作用无法得到合理发挥[4]。（2）同步电路在运行期间，容易实现流水线，这对于提升芯片效率来说意义重大。

3.2 数字集成电路中触发器

同步电路有许多不同元件共同构成，触发器是数字集成电路中的一项基础单元。这对数字集成电路中的触发器来说，其中一项最关键的特点就是只有时钟沿来临时，电路中的触发器的状态才会发生转变，进而完成对数据端各项数据内容的存储。若始终未达到，此时，触发器在运行期间并不会发生相应的动作，这也是同步电路在具体运行期间能够保持稳定，避免同步电路受其他因素影响，导致同步电路出现异常现象。针对采用的触发器的具体构成，搭建可以利用MOS管实现，同时，也可以通过对简单的逻辑器件进行应用，构建逻辑器件。

3.3 RTL级描述

3.3.1 可综合

modelsim是现阶段设计人员常用的一种编译仿真工具，该软件不仅应用简单，而且其功能也十分强大。而且该软件针对Verilog HDL具有很强的容错能力，而且无法区分RTL级描述和行为级描述，这体现了该软件在应用过程中的强度，这并非设计人员期望的。因此，在TRL级描述时，作为设计人员对可以被综合的各项指令进行明确，以及不同指令能够被综合成何种类型的电路[5]。例如，系统中一些指令是无法被综合的，而initial初始化指令也是无法被的综合的，在设计同步电路器件，要避免采用锁存器等，同时，在具体设计期间，设计人员要注重RTL级描述，各项描述都必须严格依据规范进行。

3.3.2 功能必须完备

仿真验证RTL代码时，可能会因为测试向量不完善，从而导致其功能存在缺失，而从实际情况来看，这种设计缺陷难以被发现。虽然从以往的设计经验来看，测试向量无法完备，但是，可以采取合理措施避免出现类似问题，具体措施如下：（1）规划系统期间，要采取科学方式对模块进行划分，对于模块的划分要尽量依据功能进行，而且要对每个子系统功能进行详细规划，而在开展RTL级描述时，必须严格依据相应规定，完成相应设计。（2）测量向量无法完备，在实际设计期间，要对可能出现的各种情况进行验证，主要验证各种错误情况和正确情况，对是否会生成预期结果进行精准判断，虽然采取用这种方式不能实现100%覆盖，但是，增加测试量，也可以增加发现各项漏洞的几率。（3）合理应用成熟组件，通过配合方式完成相应的验证。例如，在进行2C slave设计时，RTL描述后，将其载入到FPGA中，然后与ARM等各种不同类型的硬件中的I2Cmaster级联，经过这一方式处理，可以发现设计中存在的各项漏洞，提高设计的合理性。

3.4 合理应用Design Compiler（DC）和SOC Encounter（SE）

合理应用DC进行综合优化，这是数字集成电路设计前端，在设计时，要尽量优化，但是，从实际情况来看，避免不了会出现一些违例路径，针对这一现象，要利用人工的方式返回RTL级，适当修改后，再综合，多次循环完成优化。

采用SE进行布局布线，同步数字集成线路设计后端包括布局布线、验证时序等多个环节。同时，数字集成电路布局与模拟电路相比，前者更简单，特别是合理应用一些软件后，能够大幅度降低作业人员压力，进而提高作业效率，节省作业时间。

4 结语

数字集成电路设计是一项复杂作业，对于技术对要求很高，实际设计过程中要不断对设计方法进行研究，进而确保最终设计的合理性。

参考文献

[1] 吴汉明，史强，陈春章.集成电路设计中IP技术及其产业发展特点[J].微纳电子与智能制造，2019（1）：20-28.

[2] 马奎.集成电路的计算机辅助设计教学方法改革探索[J].教育教学论坛，2020（12）：125-127.

[3] 王肖巍.FPGA硬核处理器系统的数字化集成电路设计[J].科技风，2019（26）：133.

[4] 程长虹，孙杰，胡少坚.集成电路工艺设计包PDK自动化验证与界面化的实现方法[J].集成电路应用，2019，36（8）：17-19.

[5] 程长虹，孙杰，胡少坚.集成电路的版图比对电路LVS系统化自动验证方法研究[J].集成电路应用，2019，36（8）：25-27.