兼容bfloat16 的高速浮点加法器设计

胥 涛， 秦水介， 邓 全

（1 贵州大学 贵州省光电子技术及应用重点实验室， 贵阳 550025； 2 国防科技大学 计算机学院， 长沙 410073；3 贵州大学 大数据与信息工程学院， 贵阳 550025）

0 引 言

随着信息时代的到来，图像识别、深度学习、数字信号处理和人工智能等应用技术在不断地发展，需要处理的数据量正与日俱增，对于计算能力的要求也越来越高。 由于浮点数科学计数的方式，在图像识别、机器学习等领域得到了越来越广泛的使用，对于数据计算速率的提升有很大的作用。 由于浮点的加法、减法、转换、比较都可以转换为加法或者复用加法的部分计算来实现，使得浮点加法在运算中使用频率占50%以上［1］，所以浮点加法的性能提升对于浮点计算能力的提高有着非常重要的意义。

在机器学习等领域发展过程中发现，一般情况下不需要用到32 位和64 位的高精度数据，而bfloat16 的数据格式比IEEE 754-2008 定义的16 位数据表示范围更大，对比32 位和64 位数据而言，尾数较小、精度较低在计算时容易在舍入上出现错误；而精度低也表示在相同内存下，bfloat 格式可以存放更多数据，数据的存取移动速度更快，同时在计算部件的实现上也会更加简单。

bfloat16 格式是指1 位符号位、8 位阶码、7 位尾数组成的浮点数，形式上相当于单精度浮点数的高16 位；同时相比IEEE 半精度浮点阶码更大，尾数更小，可以发现就能在降低精度的情况下表示更大范围的数据。 由此有一些处理器已经将bfloat16 数据的计算加入设计规划，比如ARM 宣布将bfloat16 数据格式加入下一版本的Armv8-A 架构［2］。……