S波段捷变频频率合成器的设计

杨 迎，张 杰

（中国电子科技集团公司第三十八研究所，合肥230088）

0 引 言

频率合成器是现代电子系统的核心设备，其频谱纯度、精度、频率分辨率和变频时间等技术指标直接影响整个电子系统的性能表现。目前，主要的频率合成技术有直接模拟频率合成、锁相环（PLL）、直接数字合成（DDS）等3种方式。直接模拟频率合成的显著优点是电路原理相对简单，跳频时间短，相位噪声特性好，缺点是功耗、成本、体积较大。PLL则是建立在相位负反馈的理论基础之上，用锁相环路锁定压控振荡器（VCO），由VCO间接产生所需频率，其优点是频率稳定度高、杂散抑制好、调试方便，但频率转换速度慢，且精细步进会产生相噪的恶化。作为新一代的数字频率合成技术，DDS具有变频时间短、频率分辨率高、相对带宽宽、可编程、易于单片集成等优点，缺点是由于D／A时钟的限制，其最大输出频率较低。［1］采用单一的频率合成技术目前难以达到高速高频小型化频率合成器的要求。为此，本文介绍了一种采用直接模拟频率合成与DDS技术相结合的频率合成方法，实现了一种S波段捷变频频率合成器，其频率步进为5 MHz，跳频时间小于2μs，相位噪声优于－119 dBc／Hz＠1 kHz，并具有体积小以及输出信号频率、功率可调的特点。

1 设计要求

某系统对频率合成器提出的主要技术指标如表1所示。

可以看出，系统要求频率合成器能实现S波段的两种不同频段信号输出，要求其频率捷变时间快，且对相位噪声和杂散抑制指标要求较高。

表1 频率合成器的主要技术指标要求