基于SoC 的导航接收机闭环跟踪环路设计与实现

薛志芹，刘坤，李立广

(1.航天恒星科技有限公司，北京 100086；2.空装驻北京地区第七军事代表室，北京 100086)

0 引 言

随着北斗卫星导航系统(BDS)全球组网的实现，全球卫星导航系统(GNSS)目前已经发展为由GPS、BDS、GLONASS、Galileo 四大全球系统和各地区的区域系统以及相应的天基增强卫星导航系统组成的庞大复杂的全球定位卫星网络[1].随着GNSS 的不断发展，卫星导航在航空航天、军事领域和日常生活中的应用越来越多.卫星导航接收机作为卫星导航系统的重要组成部分，对其体积、功耗、性能和集成度等指标的要求日益苛刻[2].

传统的卫星导航接收机采用FPGA+DSP 的设计方式，设计复杂，整机体积和功耗较大、成本高、生产周期长[3].在传统基于FPGA+DSP 架构的卫星导航接收机中，捕获部分和跟踪相关器部分在现场可编程逻辑门阵列(FPGA)中实现，利用FPGA 的高速并行运算能力实现多通道相关的并行处理.由于数字信号处理(DSP)非常适合做过程控制和复杂的浮点运算[4]，因此跟踪部分的通道调度、环路鉴别器和环路滤波器等均在DSP 中实现.这种FPGA+DSP 的架构设计，虽然充分发挥了FPGA 和DSP 各自在数据处理方面的显著优势，但在这种架构下，FPGA 负责完成多个通道的相关处理后，需要将各个通道的6 路累加量输出给DSP，DSP 在接收到累加量后，根据当前累加量完成载波数字振荡器(NCO)和码NCO 控制字的更新，之后再通过总线将控制字写回到FPGA，整个跟踪模块处于一个开环处理过程中，因此不可避免的会存在频率控制字更新不及时、实时……