基于VHDL语言的电子系统设计研究

张 甜，张 帆

（陕西邮电职业技术学院，陕西 咸阳 712000）

数字系统的整机设计正逐渐呈高速、小体积、大容量和轻重量的技术标准化发展，而以往自上至下的现存集成芯片所组成的大规模组合电路设计模式，已无法满足当前技术应用标准[1]。在PAL、GAL、CPLD等可编程器件基础上提出的ASIC（专用集成电路）和FPGA（可编程门阵列），被广泛应用于专用集成电路(ASIC)领域。面向特定用户的服务和批量种类需求较多时，能在较短时间内完成生产设计[2]。在ASIC及FPGA设计中，能够以电路系统行为及具体功能为依据，通过自上至下的设计描述，综合优化与验证模拟生成元器件[3]。VHDL作为一种高级工业标准综合描述类语言，可以将VHDL语言应用于电子系统设计中，实现电子系统处理器及外界信号接收设备之间的信号独立发送及接收，从而实现不同方向的数据传送操作[4]。安全监测平台设计要保证高效率，且在节约能源的基础上保护网络通信，这样能够充分降低不必要的技术损失。

1 TOP-DOWN技术

TOP-DOWN技术在系统设计过程中，能够基于概念、规则类驱动，在系统高层次设计的基础上，完成设计验证，包括电路及印刷版设计和底层ASIC版图等内容，这些都需要采用CAD技术手段实现系统电路的工艺、设计、测试一体化[5]。随着EDA技术及VHDL语言的飞速发展，各类新型技术也在发展中不断创新，基于TOP-DOWN的虚拟类原型技术设计，提供了有效的软硬件系统协同开发技术手段[6]，常用功能模型设计有VME总线、DSPC40全功能、中断控制模型等。……