CMOS-MEMS薄膜热导率的测量

随着集成电路（IC）特征尺寸的缩小，CMOS微电子器件发热功率密度急剧增加，相应热能在不同薄膜层内传输。为了助力IC芯片封装热管理及MEMS热学芯片的设计与优化，CMOS-MEMS薄膜热导率的测量尤为重要，然而现有技术很难在芯片实际工作中进行原位热导率测量。近期深圳大学许威助理教授联合香港科技大学LEE教授团队设计了一种巧妙的MEMS结构，提出了一种新的测量方案，可以有效复现芯片工作中薄膜热导率的测量。

作者利用商用0.18μm 1P6M CMOS工艺及自主研发的Post-CMOS工艺，在同一芯片上设计并制造了4个MEMS测量装置（μTCM）以用于3种代表性CMOS薄膜热导率的测量。μTCM装置包括1个中心微加热器和10个微悬桥。通过在微悬桥中添加或替换待测CMOS薄膜材料，并采用另一个μTCM结构作为参考，完成热导率测量。为了进一步提高微悬桥边界导热损失，还在每个μTCM装置周边设计了环绕型热沉。

基于这一设计理念，作者提出了描述μTCM装置能量守恒的线性热阻模型，并采用CFD仿真进行验证。在忽略热辐射与自然对流条件下，采用热阻模型所提取的薄膜热导率将被低估，但误差不高于2.2%。因此，所提出的μTCM装置及线性热阻模型可以准确应用于CMOS-MEMS薄膜热导率的测量。

图中显示了不同温度下测得的CMOS-MEMS薄膜氧化硅、多晶硅和铝的热导率结果。当温度为295 K时，测得的氧化硅热导率λo为（1.32±0.03）W/mK，与GOODSON等人报道的1.28 W/mK接近。此外，氧化硅热导率随着温度的升高而增加，这种对应关系也与现有报道的块体及薄膜氧化硅热导率行为相似。室温下测得的多晶硅热导率为（21.22±0.7）W/mK，仅是块体硅热导率148 W/mK的1/7，但仍与现有报道的18～29 W/mK值接近。室温下测得的铝金属薄膜热导率为（70.2±2.46）W/mK，比Wiedemann-Franz定律所预测的135 W/mK值小了将近50%。

作者从两方面解释了铝薄膜测量值降低的原因。一是用于热导率提取的热阻模型忽略了界面热阻，进而3种薄膜材料热导率测量值均被低估。后续考虑界面热阻的修正模型，所提取的氧化硅和多晶硅薄膜热导率将分别增加1.3%与2.6%，这种低误差是可以忽略的。然而界面热阻的引入将使得铝薄膜热导率值增大10.5%。另一个原因可能与CMOS-MEMS结构释放后自身应力应变有关。研究表明，当铝晶粒尺寸与声子平均自由程相当时，不大于0.25%的机械应变就能降低50%以上的铝薄膜热导率。

不同温度下测得的CMOS-MEMS薄膜材料热导率

结果表明CMOS-MEMS薄膜随温度变化的热导率通常远低于其对应块体值。为了优化热学微传感器设计及后续芯片封装与热管理，必须在特定IC工艺中细致研究薄膜热导率的差异。因此，作者认为有必要将本测量结构与方法应用于不同CMOS或CMOS-MEMS工艺流程中。目前，该团队正在进一步改进和研究界面热阻效应减弱的新型μTCM装置，并着手设计附加CMOS-MEMS微机械测试结构，以分析结构形变对热导率和导电率的影响。

（宋翔宇 许 威）

原文文献：

XU W,WANG X Y,ZHAO X J,et al.Determination of thermal conductivities for thin-film materials in CMOS MEMS process[J].IEEE Transactions on Instrumentation and Measurement,2021,70:1-9.