脉冲抽样法测量低频相位差

王丹琦，黄根春，刘 文

（1.新疆师范大学 物理与电子工程学院，新疆 乌鲁木齐 830054；2.武汉大学 电信学院，湖北 武汉 430079；3.新疆机电职业技术学院 新疆 乌鲁木齐 830054）

脉冲抽样法[1]其基本思路是对被测正弦模拟信号进行跟踪抽样测量，利用线性回归算法演算出该信号的相位信息。本设计[2-4]侧重于实现低频相位测量，测量的频率范围为100 Hz到10 kHz，以单片机和现场可编程门阵列（FPGA）为核心，通过波形变换，结合MAX118模数转换器及其它数字芯片来完成相位测量，最后通过发光二极管（LED）显示结果。

1 算法分析

抽样原理如图1所示，以抽样脉冲为时间标准，抽样脉冲重复频率为被测信号频率的偶数倍，抽样脉冲以等时间间隔对被测信号进行抽样测量，将获得的模拟电压送至A/D模数转换器，A/D转换器将数字信息送至微处理器进行运算处理。

其运算原理[5]如下：由于被测信号的数学表达式为u（t）=Asin（ωt+φ）+A0，其中 ω=2πf，称之为角频率。A0为直流电平分量。于是观测量的误差方程式为：

表达为线性方程的形式为：

图1 抽样波形图Fig.1 Sampling waveform figure

式中，X=Acosφ；Y=Asinφ；φ=arctanY/X

根据该误差方程式组成法方程，由于信号周期内的抽样测点数为偶数，且测点在信号的整周期内均匀分布，则法方程为：

解方程得：

由式（6）可以看出，若求出Y，X后，即可得出所测相位φ的大小。又由式（4）可以看出，只要知道被测信号u（t）的各个点的瞬时值ui，即可以计算出Y及X的值，进而求出被测值φ。

另外，从以上分析也可以看出，对信号进行相对整体性的信息采集时，信号的强度和直流电平不对测相结果产生确定性的影响，就是说，A，A0的变化均不能使比值Y/X发生变化，φ和A，A0没有确定的函数关系。所以理论上讲，这种测量原理没有传统意义的幅相误差。

2 系统的工作原理分析

相位测量系统的硬件配置如图2所示。

图2 系统设计原理框图Fig.2 The system design principle diagram

由函数信号发生器引入输入信号，为任一正弦信号，设其初始频率为f。输入信号首先通过移相模块产生两路频率相同但相位不同的正弦信号，其中一路信号为参考信号u1，假设其表达式为：u1（t）=Asin（ωt），另一路信号为被测信号 u2，假设其表达式为：u2（t）=Asin（ωt+φ），则此系统最终测得的相位差信号即为φ。

然后将两路正弦信号经过放大后分别送入倍频和采样电路模块。首先参考信号u1，通过放大整形后变成方波信号，然后送入锁相环电路进行倍频，所得的信号频率为初始频率的偶数倍，此时得到一个频率为2nf（n为整数）的时钟信号CLK。同时，被测信号u2通过放大，提升等调理电路送入A/D采样器，由CLK作为时钟信号对其进行采样。

由于A/D采样器的采样率很高，当外部时钟频率比较高时，单片机将无法响应，不能及时取出采样后的瞬时信号。因此选用高响应速率的FPGA器件进行数据采集及数据传递的工作，最终将采样到的瞬时值信号送入单片机中进行处理，经过运算，最终得到被测信号φ的值，并显示在LCD上。

3 硬件电路分析

整个硬件电路分成3大模块，分别是移相电路模块，倍频电路模块，数据采集，处理模块。其中，数据采集是整个系统的核心，也是最为复杂的一部分，数据采集完毕，交由单片机进行运算，并控制LED显示最后结果。

3.1 移相电路模块

本系统采用模拟移相[6-7]，即通过R，C组成的低通滤波器实现信号相位的延迟。

如图3所示，分别由两路的R，C电路组成超前和滞后网络，此电路可以通过调节变阻器 RV1实现-45°～45°的相位差，通过对拨码开关的调节来实现不同的频率输入信号。

图3 移相电路图Fig.3 Phase shifting circuit figure

3.2 倍频电路模块

由图2系统硬件框图可以看出，需要对参考信号进行倍频，以便得到A/D采样器的时钟信号。图4为倍频电路的框图。

图4 倍频电路原理框图Fig.4 Times frequency circuit principle diagram

首先，参考信号通过过零比较器LM311方波信号，再送入频率合成器[8]中进行倍频，以生成采样模块的时钟信号CLK。本系统的倍频电路，通过锁相环和计数器来实现。电路后面加一个反相器是为了使倍频后的脉冲信号更加陡峭。

由图4可以看出，锁相环4046和两级的计数器191组成了一个倍频电路。输入信号从4046的14管脚接入，一级的74LS191可以实现16倍的倍频，两级的74LS191就可以实现倍频的电路。

调节74LS191的的状态，即可以改变分频比的倍数。

3.3 数据采集模块

数据采集模块是整个硬件系统的核心，是由MAX118模数转换器[9]和FPGA器件共同来完成的。由于高速的A/D采样器和单片机速度不匹配，所以采用FPGA[10]来完成采样的控制以及数据存储工作，最后由单片机完成数据的运算，并控制显示结果。

图5 锁相环倍频电路图Fig.5 Phase-locked loop times frequency circuit figure

图6 FPGA控制原理图Fig.6 FPGA control principle diagram

被测信号首先经过信号调理电路，变换成为满足MAX118输入条件的模拟信号，MAX118采用MODE0模式，由FPGA来控制采样的输出。最后输出数据交由单片机进行抽样算法计算，并将最后结果显示在LED上。

如图6所示，FPGA的工作过程如下：首先，当FPGA检测到由过零比较器LM311产生的test信号的上升沿时，计数器开始对MAX118的INT管脚输出开始计数，同时寄存器开始对MAX118的采样数据进行存储，当系统完成一个周期的M个点的采样与存储后，由系统给单片机一个中断信号，单片机开始从系统读取数据，当取数结束后，由单片机给系统一个复位信号reset，将计数器清零，清零后，寄存器开始存储下个周期的M个数据，如此循环下去。最后，将N次采样的结果都放入单片机中进行处理运算。

4 测试数据分析

当输入信号的频率为10 kHz，相位差为30°时，多次测量结果如表1所示。

表1 测量结果Tab.1 Measurement results

从上表可以看出，8次测量的结果不同，其中有3次测量的结果为31°，这是由测量系统本身引起的误差，为了滤出这个误差，可以用软件进行误差修正。具体方法为，对N次测量的数据进行排序，然后滤掉两头的最大值和最小值，只取中间值，然后再做均值运算。

排序后，去掉两头两个最大值和最小值，然后做均值，得出最后结果为30.5°。影响系统精度的主要因素为一个周期内采样的点数，采样点数越高，系统精度越高。当然，A/D转换器的位数也影响系统的精度。

5 结束语

高速A/D转换器的出现，使波形抽样算法得以实现。从以上分析可以看出，这种测量方法硬件电路简单，测试数据稳定，A/D的性能指标直接影响到系统的精度，但是可以通过软件进行系统误差修正，以得到更加精确的结果。

[1]叶晓明，凌模.全站仪原理误差[M].武汉：武汉大学出版社，2004：22-27.

[2]张亚.基于FPGA的数字相位计的研究与实现[D].合肥：安徽理工大学，2005：18-32.

[3]王秀霞.高精度相位计的研究与设计[D].秦皇岛：燕山大学，2004：26-52.

[4]王莲莲.高精度数字式相位差测量系统的研究[D].苏州：苏州大学，2006：10-29.

[5]钱政，王中宇，刘桂礼.测试误差分析与数据处理[M].北京：北京航空航天大学出版社，2008：35-47.

[6]高吉祥.电子仪器仪表设计[M].北京：电子工业出版社，2007：46-47.

[7]康华光.电子技术基础模拟部分[M].北京：高等教育出版社,1999：343-346.

[8]谢自美.电子线路设计·实验·测试[M].2版.武汉：华中科技大学出版社，2000：279-282.

[9]王建，陈旭力.8位8通道模数转换器芯片MAX118及其应用［J］.仪表技术与传感器，2001，5（4）：36-34.WANG Jian，CHEN Xu-li.8-Bit and 8-Channel ADC MAX118 and its application[J].Instrument Technique and Sensor，2005，24（4）：46-48.

[10]马建国，孟宪元.FPGA现代数字系统设计[M].北京：北京大学出版社，2010：129-160.