基于FPGA的脉冲发生器波形模块设计

张孝飞, 赵孔新, 张赛男

(长春工业大学计算机科学与工程学院,吉林长春 130012)

0 引 言

高速脉冲发生器作为现在测试领域中一种重要的测试工具,能够产生脉冲宽度、脉冲幅度、信号延迟等脉冲参数充分可控的脉冲信号,以满足特定的测试要求。脉冲频率、信号延迟调整的精度及分辨率、参数可编程能力和信号功率、脉冲宽度调整的精度和分辨率等方面的因素决定了高速脉冲发生技术的先进性。为了使之具有高速灵活、高精度及高分辨率的特点,文中用Altera公司可编程FPGA芯片以及安森美公司可编程延时芯片和高性能D触发器来设计。

1 总体设计思路

脉冲发生器的波形模块设计是由FPGA内部的脉冲/群脉冲产生电路产生脉宽、占空比、脉冲周期、脉冲个数可调的脉冲[1]。考虑到如果只用FPGA内的时序做脉宽调整,而FPGA内部的脉宽调整是通过计数器计数来调整的,调整的频率是根据当前的周期调整的,这样就不能满足高精度的要求,所以考虑用内部计数粗调加外部芯片细调的方法来达到高精度。

通过FPGA内产生上升沿触发信号和经过粗调加微调产生的下降沿触发信号送入高性能D触发器[2]来产生所需要的信号。此方案可以满足100 MHz脉冲的产生。

2 脉冲/群脉冲产生电路

2.1 设计方法

为了产生所需要的脉冲,可以利用Verilog HDL语言在FPGA内部编写单脉冲/群脉冲计数器。在其后面加上一个门控时钟电路和窄脉冲产生电路,门控时钟电路能够抑制毛刺的产生,窄脉冲产生电路能够是上升沿触发信号和下降沿触发信号是窄脉冲,满足设计的最小脉宽要求。……