一种适用于DDR内存驱动的LDO芯片设计

蔡胜凯，王 卓，马亚东，汪 尧，明 鑫，张 波

（电子科技大学功率集成实验室，成都 610000）

1 引言

由于几乎所有要求快速处理大量数据的应用中都要求具有RAM（随机存储器），因而DDR存储器也变得日益重要，应用也变得更加广泛。DDR是一种能够保存易失性信息的存储器，并且可以以一种更加快速、直接的方式存取信息。在计算机系统中，存储器带宽要同处理器的前端总线带宽匹配，并且存储器的速度要尽可能快，这样才不会使处理器的性能受到限制[1]。因此对于DDR内存的电源模块也有着更高的要求，需要电源模块具有更快的瞬态响应速度来满足DDR内存快速切换的状态；同时由于DDR内存的应用越来越广，DDR驱动电源的低功耗设计也是发展趋势。

2 DDR供电模型

作为核心部件之一，内存对PC性能影响很大[2]。其供电原理如图1所示。内存芯片由VDD供电（典型值为1.2 V），输出电位经过数据总线（Data bus）后输入其他芯片，电阻R1为总线电阻，电阻R2为总线终端（Bus termination）电阻[3,4]。传统供电方式将电阻R2接地，假设内存芯片输出数据0和1各占1/2，那么电阻R1和R2消耗的能量如式（1）所示。现在将电阻R2接VDD/2电源处，同样假设内存芯片输出信号0和1各占1/2，那么电阻R1和R2消耗的能量如式（2）所示。新型供电方式可以很好地降低功耗。同时，内存芯片输出0逻辑时，电源VTT需要向输出节点X灌入电流（Source current），当内存芯片输出1逻辑时，电源VTT需要对输出节点X抽取电流（Sink current）。

图1 DDR供电模型

3 LDO芯片的结构与原理

本文所提出的LDO芯片实际上包含两部分：LDO核心电路和过流限部分，下面将对这两个部分的工作原理进行说明。

3.1 LDO芯片核心电路

图2为本文提出的LDO芯片的核心电路图，可划分为三个部分：输入级（Input Stage）、跨导线性环（Translinear Loop）和输出功率级（Power Stage）。

电路的输入级采用全差分结构，差分输出信号传至后级的跨导线性环结构。输出级的CL_T和CL_B为过流控制信号，LDO工作在正常状态时CL_T和CL_B为高电平。输出级功率管MNP1和MNP2形成推挽输出结构。

MP5/MP6和MP4/MP7构成一个跨导线性环，关系如下：

MP5和MP6的尺寸相同，流过电流Ib1，当MP4截止时，流过MP7的电流为：

此电流用来驱动MNP1的栅电容。可以看出该电流与MP7尺寸线性相关，故可以增大MP7管的尺寸以提高驱动能力。同时电流IDS,MP7流过电阻R1，确定了功率管MNP1的最大电流为：

可以看出IDS,MNP1的最大值与MP7对MP5尺寸之比、尾电流Ib1、电阻R1以及MNP1自身的尺寸相关。同理，MN5/MN6/MN7和MN4/MN8/MNP2构成另一个跨导线性环，如下：

MN5、MN6和MN7尺寸相同，流过电流Ib2，当MN4截止时，有：

图2 本文提出的LDO核心电路

可知，IDS，MNP2与 kn、VTH、MN8 对 MN5 的尺寸比例、尾电流Ib1、电阻R2以及MNP2自身的尺寸相关。参考式（7）可知，电流 IDS,MN8和 IDS，MNP2相对于电流 Ib2的线性相关度较弱，但加大MN8管的尺寸仍然可以有效增大其对后级电容的驱动能力，增大MNP2管的尺寸可以有效增加自身驱动电流的能力。

3.2 LDO芯片过流限电路

图3 过流限原理图

该电路以带隙基准电路为核心，采样流过功率管的电流。根据实际的应用情况，负载电流过大可能会造成芯片过热损坏，将过流限设置在2.6 A左右。如图3所示，采样管MNP1,SNS与功率管MNP1的栅极源极分别相连。MNP1,SNS漏极连接采样电阻RSNS1，然后连接功率管MNP1漏极。MNP1,SNS采样功率管电流流过电阻RSNS1产生压降。当功率管流过电流较小时，电压VAB较小，此时，三极管Q1工作在饱和区，而三极管Q2基极到源极的电压VBE2无法驱动电流I，所以过流限输出信号CL_T靠近电源电压。随着负载电流的升高，电压VAB变大，三极管Q2集电极流过电流I，此时有：

式（10）忽略了电流I流过电阻RSNS1的影响，将式（10）、（11）和（12）带入式（9），得到：

同理，可以得到负载灌入电流限为：

其中，k1和 k2分别为功率管MNP1对采样管MNP1,SNS1的尺寸比和功率管MNP2对采样管MNP2,SNS2的尺寸比。

过流限电路将输出信号CL_T和CL_B传回LDO。当LDO向外灌出电流并发生过流时，CL_T信号变低，MP17流过电流，通过MN15和MN16将功率管MNP1的栅极DR_T拉至低电压。该反馈调节作用和LDO自身的负反馈环路共同作用，最终将输出电流稳定在设定的电流值。同理，当LDO对输出节点抽入电流，CL_T信号较低，MP16流过电流，通过MN13和MN14将功率管MNP2的栅极DR_T拉至低电压。过流反馈环路和LDO自身的负反馈环路共同作用，将抽取电流稳定在设定的电流值。

4 环路稳定性分析

该LDO结构环路的开环增益AV如下：

Gm为等效跨导，RVTT为等效输出阻抗。LDO的输出级小信号电路如图4所示。

计算节点DR_T的等效阻抗如下：

这里R1取值较大，故有：

图4 输出级小信号图

输出节点VTT的阻抗为：

LDO向外灌出电流时，输出阻抗可以表示为：

LDO向内抽取电流时，输出阻抗可以表示为：

电阻R1保证了节点DR_T对地阻抗较大，同时输出节点VTT对地阻抗较小。

输入级为全差分结构，则流过图2中A点的电流IIN,A和B点的电流IIN,B大小为：

该LDO结构的误差放大器后级两条通路是非对称的。现分别计算A点和B点到输出节点VTT的等效跨导：

由式（22）可知，功率管MNP1的等效跨导为自身跨导gm,MNP1加上电阻R1的导纳，该等效跨导经过MP7管放大。下端通道的等效跨导近似等于功率管MNP2自身的跨导，可知上端通路的增益要大于下端通路的增益。

结合上式，由输入到输出的等效跨导可表示为：

RA和RB分别为A点和B点的等效阻抗。该LDO最终环路增益为：

LDO环路中几个明显的低频节点——节点A和B处存在较大的电阻，功率管MNP1和MNP2的栅极存在较大的寄生电容，输出节点VTT外挂10 μF电容。现在B点和DR_T点引入米勒补偿电容CC，该电容经过放大在A/B点形成等效大电容，此时，A/B点处存在低频极点：

AA/B-DR_T为A/B点到DR_T点的增益，如式（27）所示，该增益为上下通路增益之和。米勒电容CC上串联电阻R3在上通路形成零点：

功率管MNP1的栅极节点处的极点为：

Cpar,MNP1为功率管栅极节点DR_T对地的等效电容。节点DR_B的栅极也存在较大的寄生电容，但该节点处的阻抗较小，因此在进行稳定性分析时，该极点处于高频率位置，不做考虑。最后输出节点位置存在一个低频极点：

考虑各个极点的影响，该环路的传递函数为：

该环路结构中，上通路和下通路不匹配，经过叠加后，各自通路的极点单独成为一个极点作用于环路，米勒极点和输出极点为公共极点，所以最终环路极点为ωPL、ωD和 ωPH，零点为 ωZ,eq。米勒极点 ωD为主极点，输出极点ωPL为次极点。为保证环路稳定性，极点ωPH应该设置在GBW外，零点ωZ,eq用来提高环路稳定性。各极点和零点在频域的分布如图5所示。

图5 零极点分布图

考虑环路稳定性，极点ωPH远高于GBW，米勒主极点ωD保持不变，输出极点为次极点，随着负载电流而变化，轻载下输出极点更加靠近主极点，此时环路稳定性最差。零点ωZ,eq用于补偿次极点，提高环路相位裕度。

5 仿真验证

该设计采用0.35 μm BCD工艺进行仿真。LDO电源电压为5V，输入电压VIN为1.2V，输出电压为0.6V。

5.1 直流特性

该LDO设计用来为DDR供电，输出电压固定为输入电压的一半，无需考虑线性调整率。图6为负载调整的仿真情况，横坐标为负载电流，纵坐标为输出电压。计算该LDO的负载调整率，输出VTT最大值为599.648 m V，最小值598.644 mV，有：

可知，该LDO具有很好的负载调整率。

5.2 交流特性

分别在空载、向外灌出电流1.5A和抽取电流1.5A三种状态下进行仿真。可以看出该环路在三种仿真条件下大致表现为单极点系统，相位裕度接近80°，电路具有很好的稳定性。

5.3 瞬态特性

图8为典型的负载瞬态跳变波形图，LDO输出电容为 10 μF，电流跳变范围有-1.5～0 A、0～1.5 A 和-1.5～1.5A。根据实际应用环境，设置电流跳变时间为20μs。表2为瞬态仿真各项参数。在极端跳变过程中，输出电压过冲63 mV，下掉43 mV。跳变过程中，输出电压没有出现明显的减幅振荡，可知该LDO具有很好的稳定性。

图6 负载调整率仿真波形

图7 环路稳定性仿真波形

表1 环路稳定性仿真各项参数

图8 瞬态仿真波形

表2 瞬态仿真各项参数

5.4 电流限功能

仿真结果显示，负载在触发过流限之前，输出VTT一直保持0.6 V的输出电压，当输出电流达到预设的过流限后，输出电压迅速下降，直到跌落到0电压，输出电流保持在2.6 A左右。过流限值的误差来源有尾电流I流过采样电阻RSNS1和RSNS2带来的误差，和采样电阻上的电压差导致采样管的漏-源电压VDS小于实际功率管的电压。

图9 灌出电流限仿真波形

图10 抽取电流限仿真波形

6 结论

本文设计的LDO电路采用跨导线性环结构，增大对功率管的栅极电容的瞬间驱动能力。高端功率管采用NMOS，提高其输出电流驱动能力。控制环路上下通道不匹配，采用单边米勒补偿方式，形成环路主极点和零点，再引入电阻R3形成补偿零点，环路具有很好的稳定性。电路主要应用于内存芯片供电，具备1.5A的抽取和灌出电流能力，集成2.6 A的过流限功能，采用0.35 μm BCD工艺进行仿真验证。仿真结果显示该电路具备良好的负载调整率特性。

参考文献：

[1]解咏梅.龙芯2号片外存储系统性能分析[D].中国科学院计算技术研究所,2004.

[2]霍光.缓进DDR3将步入发展快车道[N].中国计算机报,2008-10-20(C07).

[3]Orabi M,Ghahary A,Lotfi A.Operating Limitation of Buck Power Supplies Feeding DDR Memories-Source-Sink-Mode[C].IEEE Power Electronics Specialists Conference,2007:363-369.

[4]Mansilla O,Thomson E.Power solution for DDR memory in space applications[C].IEEE Aerospace Conference,2014:1-10.