一种快速高分辨率的VCO频率校准技术

蔡青松，杨 中，贾晓云，乔树山，樊晓华

(1. 中国科学院 微电子研究所，北京 100029；2. 中国科学院大学 电子电气与通信工程学院，北京 100049)

在现代无线通信系统中，频率综合器需要为收发机提供高分辨率、低相位噪声、快速稳定的本振信号．通常频率综合器是基于锁相环架构来实现的，简称为锁相环(Phase-Locked Loop，PLL)综合器．而PLL普遍采用电感电容型压控振荡器(L-CVoltage Controled Oscillator，LCVCO)，相对于环形压控振荡器，具有优异噪声性能和较高输出频率的特点．LCVCO 可利用开关电容阵列来覆盖所要求的频率范围，同时保持VCO频率调谐增益KVCO不会随输出频率的变化而变化，而是恒定在一个较低的值．所以PLL综合器能同时实现宽频段的调谐范围和优异的噪声性能．然而这种频率综合器架构需要一个VCO频率校准过程(粗调)，其主要功能是在闭环锁定过程(细调)之前给出最合适的开关电容子带，如此PLL综合器频率捕捉、锁定过程的时间就会增加．随着PLL环路带宽的增加，闭环锁定时间是越来越短，相应的频率校准时间所占PLL整个锁定时间的比例越来越大，所以快速频率校准技术也成为当前PLL综合器研究的热点，尤其是运用于跳频通信系统的PLL综合器．除了校准时间外，校准分辨率也是需要考虑的问题，因为它决定着频率校准结果的准确性．此外，还需要考虑校准电路能否运用在分数频率锁相环上．

为此，文中提出一种能运用于分数频率锁相环的快速、准确的频率校准技术．在保持校准分辨率不变的情况下，该技术能有效地减小总校准时间，对于多位宽开关电容阵列的分数频率综合器，其校准的优势更显著．

1 频率校准技术分析与对比

传统频率校准的实现方式一般可以分为两种: 周期比较和计数比较．周期比较方法利用时间电压转换器将VCO分频后信号周期和参考时钟周期TREF转换为电压值，随后电压比较器判决这两个电压值的大小来调节开关电容阵列的频率子带．尽管这种结构校准时间短[1-2]，但是它的最小校准分辨率受限于参考频率fREF，且仅在整数频率锁相环中得到验证．此外，这种结构中的时间电压转化器和电压比较器等主要模块都是基于模拟电路的设计，易受电路失配、电源和地噪声干扰的影响．

图1 传统频率校准技术

计数比较方法[3-11]可进一步分为相对频率比较和频率偏移检测．相对频率比较方法在固定时间内分别对VCO分频后的信号和参考时钟信号计数后，直接比较计数器的结果来决定如何调节频率子带[3-8]．结合二分搜寻算法，子带搜寻次数减小到开关电容阵列控制字的位宽数．通过增加校准电路中计数器的工作频率来减小每次搜寻步骤中计数时间tRFC，可加快整个校准过程的速度．但是这种方法不能保证最后给出的频率子带是最合适的，正如图1(a)所示，在给定目标频率fT，4 bit 开关电容阵列中的最合适的频率子带控制位为1100，但是相对频率比较方法给出最终子带控制位却为1101．这是因为此方法在每次搜寻步骤中只给出频率子带的调节方向，而没有考虑频率子带与目标频率的误差量．与相对频率比较方法相比，图1(b)所示的频率误差检测方法能有效提高校准准确度，不过在每次搜寻步骤中它需要较长的计数时间tFED来计算当前频率子带的中心频率与目标频率的绝对偏移量，并且频率分辨率越高，所需的时间就越长．虽然文献[9-10]同时对多个同频正交信号计数，能将校准时间减小到 10 μs 以下，但是这些校准电路需要高速分频器来产生同频正交信号，必然使得芯片的面积和功耗得以增加．此外，上述所提及的频率校准方法的校准时间和开关电容阵列的控制字位宽仍保持着线性关系．

图2 文中的频率校准技术

2 提出的频率校准技术

图2为文中提出的校准技术的频率调节过程．当开关电容阵列的频率子带与目标频率较远时，如图2中控制位为32，12，8的频率子带，此时的校准过程不需要很高的校准分辨率去计算频率子带的中心频率与目标频率fT的误差量，也不需要判断这些频率子带是否是最合适，仅需辨别当前频率子带的中心频率与目标频率fT的大小[4-5]，所以这些频率子带的校准过程可以采用相对频率比较方法．由于这些频率子带与目标频率fT之间有较大的频率偏差，每次搜寻过程花费很短的计数时间tRFC就能分辨出频率子带的调节方向，进而迅速调节频率子带向目标频率fT靠近．

当开关电容阵列的频率子带靠近目标频率fT时，比如图2中控制位为16，15，14的频率子带，频率校准利用频率误差检测方法来实现高分辨率的校准过程，实时地计算当前子带的中心频率与目标频率的绝对偏差，并从这些子带中找到最小频率误差的控制字．当然，这些频率子带的校准过程仍需要较长的计数时间tFED，但与文献[9-10]的传统频率误差检测方法相比，需要长时间计数的次数却减小了一半．文中提出的频率校准技术在每次搜寻步骤中，计数时间是随着子带与目标频率的偏移量变化而动态改变的，所以整个校准过程在不牺牲校准分辨率的情况下所需的校准时间很短．

3 电路结构分析与实现

3.1 运用提出的校准技术的分数频率综合器

图3为详细的频率校准流程图，图4为分频频率综合器的整体框架图．在校准电路工作前，设置相应的目标频率fT，以数字形式N.mk1表示，其中，N.m为PLL环路分频比，k1为参考时钟信号的周期个数．开关电容阵列的初始子带为 100 000．区分校准过程是执行相对频率比较方法还是执行频率误差检测方法的临界值Δth设为相邻子带之间最大频率间隔．相对频率比较过程中每次调节时间k1TREF也是由频率间隔确定的，具体原理和实现在下面介绍．频率误差检测方法的每次调节时间k2TREF是根据所需的校准分辨率来确定的．

图3 VCO频率校准流程图

图4 分数频率综合器的整体框架图

当校准电路收到触发信号后开始工作，预分频器将VCO输出信号的频率降低到原来的 1/4，同时提供多路正交相位信号fAFC，4路计数器分别对4路fAFC信号同时计数．正如文献[9]所表述的，利用多个计数器对fAFC信号同时计数，可以在不牺牲计数准确度的情况下降低计数器的工作频率，进而降低计数电路的功耗．在k1TREF时间后暂停计数，4路计数器的总计数值N1与N.mk1相减，其余值Δd表征的是当前频率子带的中心频率与目标频率fT的偏移量，随后比较器将Δd的幅度与临界值Δth比较，来判决频率误差检测过程是否需执行．如果Δd的幅度大于Δth，意味着当前子带与目标频率fT较远，直接执行相对频率比较过程，二分搜寻算法可根据Δd的符号位调整开关电容阵列的数字控制字．同时比较器和计数器进行清零复位，为下一次比较做好预备工作．如果Δd的幅度小于Δth，则表明当前频率子带已接近目标频率，频率校准转而进入频率误差检测过程，4路计数器将继续计数直到k2TREF时间后截止．此时4路计数器的总计数值N2与N.mk2相减，其余值ferr的幅度为频率子带与目标频率的偏移误差量．ferr幅值和储存在最小频率误差检测器中的偏移量fmin进行比较，如果ferr比fmin小，则ferr赋值给fmin，并且最小频率误差检测器保存当前频率子带的控制字．之后比较器和计数器复位，利用二分搜寻算法进行下一次比较．在所有搜寻次数执行完后，最小频率误差检测器将给出最合适的频率子带．

图5 临界值Δth的选择

3.2 Δth相对频率比较过程和频率误差检测过程之间的临界值确定

频率误差检测过程的目标是从靠近目标频率的两个子带中选出最合适的子带．如图5所示，fs为相邻子带之间频率间隔，理想情况下，当子带的中心频率与目标频率fT的误差小于fs时，才开始进入频率误差检测过程．此时的校准时间能最大化的缩减，因为在保持校准分辨率不变的情况下频率误差检测过程的执行次数是最少的．由于上述的计算过程是基于计数器的计数值，所以fs需用数字形式Δth来表示，图5中f1和f2分别是相邻频率子带的中心频率，在k1TREF时间内转化为数字值分别是Δ1和Δ2．如此Δth可表示为

(1)

图6 VCO和分频器的电流复用结构

对于宽带PLL综合器，fs会随VCO输出频率的增加而增加，因此选择最高频率处频率间隔作为相对频率比较过程和执行频率误差检测过程之间的临界值．如此无论目标频率fT位于频率调谐曲线的高频区域还是低频区域，频率校准技术总是可以进入频率误差检测过程．理论上只要式(1)中Δth大于1，就可以辨别校准过程是执行相对频率比较方法还是执行频率误差检测方法，但是频率f1和f2向计数值Δ1和Δ2转换过程中存在着异步计数误差的问题，且Δth越小，误差影响计数结果的概率越大，所以选取较大的Δth有助于减小计数误差的影响．综合考虑，文中的Δth设为4，相应的k1TREF也可确定．只有在芯片上电或复位的时候，才进行Δth的设置以及k1的计算，在随后的校准过程将相关的电路关闭来降低功耗．

3.3 宽带VCO和预分频器的电流复用

图6表示宽带VCO和预分频器的电流复用结构．文中提出的电路中VCO和分频器能共享偏置电流，且PLL综合器省掉了VCO输出缓冲器，进而有效降低了整体电路功耗．互补型LCVCO采用 6 bit 控制字的开关电容阵列，以实现输出频率范围广和KVCO低的特点．VCO与分频器之间有个较大的到地电容Ca，它一方面为VCO电路提供交流地，另一方面作为分频器的滤波电容提供干净的电压值[12]，其值为 22 pF，为了减小芯片的面积，由金属氧化物半导体(Metal Oxide Semiconductor，MOS)管来实现．为了降低电流复用结构的供电电压，应尽量减少堆叠晶体管的数量[12-13]．所以分频器中主从触发器是基于伪电流逻辑(Current-Mode Logic，CML)所设计的．分频器输出的4路正交信号即可作为收发机的本振信号，又可供频率校准电路所使用．

图7 分频频率综合器的版图

4 结果与讨论

文中提出的宽带分数频率锁相环是基于0.18 μm互补金属氧化物半导体晶体管(Complementary Metal-Oxide-Semiconductor transistor， CMOS)工艺设计的．如图7所示，芯片总面积为 1.60 mm× 1.65 mm，其中频率校准电路的实际面积为 0.36 mm× 0.43 mm．PLL的参考频率为 40 MHz，宽带LCVCO采用了 6 bit 控制字的开关电容阵列，其频率覆盖范围为 1.6～ 2.4 GHz． 图8(a)和图8(b)分别是文中提出的频率校准技术和传统的频率偏移检测技术的瞬态频率响应．在完成6次搜寻后，两种校准技术都给出了最合适的频率子带(控制位为34)，表明文中提出的频率校准技术拥有和传统的频率偏移检测技术一样的校准精度．但是文中提出的频率校准技术有相对频率比较和频率误差检测两个过程，只有当开关电容阵列的频率子带靠近目标频率时，才会进入频率误差检测过程．由于相对频率比较过程的计数时间仅为频率误差检测过程的 1/3，所以与传统的频率检测技术相比，文中提出的校准技术在保持校准精度不变的情况下，所需要的校准时间从 4.00 μs 减小到 2.77 μs．

图8 获得2 MHz校准分辨率所需的时间

图9 平均每次搜索时间随位宽数的变化

表1将提出的频率校准技术和先前的工作进行了对比．利用混合校准过程，文中设计的校准电路在获得 2 MHz 频率分辨率情况下所需的时间仅为 2.77 μs．对于fREF/k的频率分辨率(k为非零整数)，校准过程中每次搜寻的平均时间仅为 0.67k/fREF，这比之前提出的校准技术都快．图9表示每次搜寻的平均时间随电容阵列控制字位宽C的变化，其中在固定校准分辨率fREF/k下，平均每次搜寻的时间量化到k/fREF的整数倍(1,2,…，N)．随着C的增加，每次搜寻的平均时间会逐渐地缩短，而文中所提出的校准技术的优势则更加明显．

表1 文中提出的校准技术与其他文献的对比结果

5 结 束 语

文中提出了一种新型的频率校准技术，具有速度快、精度高、适用于宽带分数频率综合器的特点．根据频率子带与目标频率偏移量的变化，该技术可在相对频率比较方法和频率误差检测方法之间动态切换．借助于混合校准过程，该技术在保持校准分辨率不变的情况下，能有效地减小总校准时间和每次搜寻的平均时间，进而在校准分辨率和校准时间之间提供更好的权衡．并且该校准技术极其适合多位宽开关电容阵列的分数频率综合器，因为随位宽数的增加，平均每次搜寻时间反而逐渐缩短，校准电路的优势就更加明显．