自主FPGA芯片软件时序参数提取方法

胡 凯，虞 健，周洋洋，王新晨，武亚恒

（中科芯集成电路有限公司，江苏无锡 214072）

1 引言

在FPGA应用开发方面，静态时序分析通过分析用户设计的建立保持时间来指导用户进行FPGA应用开发。在FPGA配套软件方面，静态时序分析通过分析计算电路中每条时序路径的延时，指导布局布线进行时序优化，为FPGA应用开发提供有效的技术保障[1]。

在静态时序分析工具中算法引擎影响时序分析的效率，时序参数影响最终时序分析的正确性。FPGA每一个型号芯片针对不同的设计结构和生产工艺，时序参数存在巨大差异。因此针对每一个型号芯片，软件都会有一套相对应的时序参数库，作为时序分析引擎的输入。在时序参数提取方面，由于参数数量巨大、精度要求高、仿真负载情况等原因，经常会出现仿真时序参数与实际芯片时序表现出入比较大的现象[2-4]。

目前国外Xilinx公司在FPGA时序参数提取技术方面最为成熟，其准确度被大家公认。而国内针对软件时序参数提取方法的研究还处于起步阶段，没有形成系统规范性的方法论。随着中美贸易冲突等因素影响，实现EDA软件自主可控已经迫在眉睫。

针对以上情况，本文基于自主FPGA配套软件，提出了一种以仿真时序参数为基础、选取典型路径进行实测，并通过分析实测延时与仿真数据、进行简单的推算和数据拟合，得到比较准确的时序参数值的方法。该方法得到的时序参数通过与Xilinx软件时序参数进行误差对比测试，证明该方法具有一定的有效性和可替代性。……