浅析射线对半导体性能的影响及锡焊料中去除射线技术的展望

唐 丽，孙绍福，张 欣，秦俊虎

(云南锡业锡材有限公司，云南 昆明 650501)

随着集成电路制造工艺的迅猛发展，半导体芯片的特征尺寸不断微型化并已经全面进入纳米时代[1]。半导体元件尺寸的微型化，使保存数据的微控制单元的电荷量减少、对射线的耐受性也随之下降，从而引发因辐照导致的半导体元件软错误率随之上升[2]。经研究表明，焊接材料中天然存在的铀、钍、铅、铋、钴等放射性元素会产生射线[3]，射线的辐射会导致半导体元件发生软错误，在纳米级制造工艺条件下，软错误成为引起集成电路失效的主要原因之一[1]，并将随着工艺的进步而不断恶化。因此如何提高焊锡材料的纯度、去除焊锡材料的放射性元素成为中国焊锡业界的有待解决的新课题。

1 射线对半导体的影响种类

1.1 单粒子效应 （SEE:single Event Effect）

在半导体逻辑器件内引起的现象是单粒子锁定，单粒子入射产生的瞬态电流会导致设备功能性损坏。单粒子锁定主要发生于CMOS（互补金属氧化物半导体）器件中，单个带电粒子入射产生的瞬态电流触发可控硅结构使其导通,由于可控硅的正反馈特性使电流不断增大,进入大电流再生状态,即导致锁定。

另外，对于像CMOS这类典型器件,当锁定电流高达安培量级时,大电流导致器件局部温度升高,会使器件发生永久性损坏，被称为SEU:Single Event latch-up。在逻辑半导体中常引常发的是数据反转现象，被称为SEL:single Event up-set。

1.2 总剂量辐射效应 （TID:Total Ionizing dose）

荷电粒子或电磁波持续通过半导体器件而产生的累积效果，而引起电气性能的劣化，并成为永久性错误，称之为TID:Total Ionizing dose。带正电的α射线持续通过半导体元件时，在半导体硅中会产生电离累积效应，导致半导体性能劣化，最大动作频率下降，半导体管的漏泄电流增加，使半导体管的极限电压发生变化，最终导致存储数据时间缩短。

1.3 位移损伤 （DDD:Displacement Damage Dose）

进入半导体器件内的粒子，撞击半导体的原子核，像打台球一样将原子核弹出的现象，称为DDD:Displacement Damage Dose。

因α射线引起的位移损伤使晶格母体原子产生移位，晶格缺陷的产生同样会导致半导体性能劣化，这一点与TID效应相似。但是，TID效应是因电荷发生的电气性的劣化；而DDD是因粒子线与半导体原子的物理性碰撞而产生的机械与电气性能劣化。例如硅太阳能电池元件中不会引起TID，但是容易发生DDD，使用产品性能发生劣化。

1.4 线性能量传递(LET:Linea EnergyTransfer)

以上三种效应，都是放射线进入硅半导体元件内部时产生的不良影响。放射线影响的大小，取决于放射线将多少能量给与了半导体、或者说是硅半导体元件吸收了多少放射线的能量而决定的。一般将该指标称为线能量LET:Linea EnergyTransfer；因放射线的种类与被穿过的材料不同，LTE不同。

2 半导体对射线的耐受性弱化趋势

软错误问题的出现，是随着半导体元器件微型化的发展而变得严重[4]。就存储电路而言，电压和芯片面积与错误率的发生相联度，电压下降和芯片的微型化使引起状态跳变所需的LET减小，从而导致错误率上升。Hazucha等[1]指出，集成电路制造每前进一步，芯片中每个逻辑位的软错误率将增加8%；也有研究显示[5，6]，随着工艺尺寸的缩减，SRAM单元的软错误率不再上升而有所降低。但从整体而言，随着半导体芯片的记忆容量与数量的增加，半导体芯片的软错误的发生率呈上升趋势[8]。

根据日本伊部氏研究机构的SRAM（静态随机存取存储器）中软错误的统计数据表明，半导体元件的软错误发生率，22nm时代比130nm时代约增加了7倍。此外，软错误中多级放大存储单元的错误率在130nm时仅为10%，而在22nm时代提高到了50%。

逻辑电路的软错误率一直低于存储电路，但随着制造工艺的不断进步，逻辑电路中发生的软错误概率也越来越大[1]。

同时，随着近年来半导体元件向微型化的不断发展，采用原始的确保累积电荷量的方式变得越来越困难，因此电子封装时代的迅猛发展要求各封装厂家从材料的源头来解决因射线产生的软错误问题，对高密度封装中的连接用关键材料焊锡材料也提出了去射线化的课题。

3 各国锡焊料中去射线技术的发展现状及发展趋势

最早提出半导体元件发生软错误问题的是以美国英特尔公司在1978年4月的国际可靠性物理讨论会上发表的论点为开端[4]，逐步使封装厂家认识并意识到α射线对封装品质的影响。

据调查，目前日本的大多数焊料厂家已经不同程度地拥有去除α射线的工艺技术，并且已经处于逐步实现量产阶段；台湾的恒硕科技有限公司已成果研制出焊料射线的去除工艺；关于美国焊料制造商关于射线去除的研究进展开展状况，因焊料厂家对技术的严密封锁与调查渠道有限，情况不明。

因国外焊料及封装企业对该项技术的严密封锁，我国对锡焊料中的射线去除技术研究与应用尚处于起步状态。随着半导体产业的发展，半导体器件的可靠性不断的面临新的挑战，去除射线技术成为我国国内各封装厂家的技术新课题。

4 去除射线途径的探究

4.1 通过结构设计降低载流子的收集效率

美国贝尔实验室的处理方式，就是在P衬底上堆积P性外延层，在外延层上制作激活区域，并考虑使用衬底上杂质浓度高（电阻率低）的外延层。因产生的载流子寿命短，使收集效率下降；特别是在扩散位限下的区域载流子的寿命变得更短，所以对于降低载流子的收集效率是有效的。

但随着电子元件封装向集成化、微型化的发展，采用增加外延层来降低载流子收集效率、和屏蔽高能粒子的可操作空间是有限的。

4.2 增加表面涂阻挡层

研究表明[5]，靠近封装材料的外层电路具有为内层电路提供屏蔽诱发软错误的α粒子能力的阻挡层，可使高能粒子穿过芯片时的动能逐渐降低，能量相对较低的粒子最终会停下来。

从理论上讲，在芯片表面涂覆30μm～40μm左右的某种涂料（如：聚酰亚系的有机高分子材料），是可以阻挡α射线的。但问题是涂覆30μm～40μm厚的涂层是非常困难的，而且除涂层厚度控制和加热硬化等条件之外，各厂家也特别担心涂覆后的可靠性问题。

4.3 提高锡焊料的纯度

锡焊料作为与半导体部件直接接触的焊接材料，其中的射线对半导体发生软错误的影响的不容忽视；要解决锡焊料中射线的影响，从本质上来讲，即为最大限度地提高锡焊料的纯度，减少U、Th、Pb、Bi等放射线元素的含量[3]；在理论上，认为可采用区域熔炼法与吸附电解法。

4.3.1 区域熔炼法

区域熔炼法是[5]利用熔炼过程中因凝固界面具有吸附或排斥溶质的作用，使杂质在每次区熔后富集于棒料两端，最终使棒料中部得到提纯。

Pfann提出的区域熔炼提纯法，使半导体及金属材料（Te、Ce、Pb、Co）被提纯，虽然该工艺存在产出效率较低的问题，但这些成功案例使区域熔炼法应用于Sn的净化提纯成为可能。

4.3.2 电解吸附法

吸附电解法是[7]将酸使原料锡浸出后，将该浸出液作为电解液，使用原料锡阳极进行电解精炼、并使杂质的吸附材料悬浮于该电解液中进行吸附电解精炼的方法。Pb和Bi都与Sn的电位接近，存在通过电解难以去除的问题，可通过悬浮于电解液中的吸附材料去除；U和Th则通过电解被去除。在该工艺中，吸附材料的选用、电解工艺材料的选用及电解工艺条件的控制为关键点与难点；但从理论上来讲，采用该项工艺制得U和Th的含量分别在5ppm以下、Pb和Bi的含量分别在1ppm以下、α射线计数降至0.001cph/cm2级的纯度为5N以上（条件是，O、C、N、H、S、P气体成分除外）高纯度锡焊料是可能的。

5 结语

（1）在纳米集成电路中，软错误问题的研究称为集成电路设计的最前沿的方向[1]。半导体元件的软错误问题日益突出[8]，在改进封装设计的同时，封装材料中互联用锡焊料的去α射线课题迫切需要解决。

（2）从理论上来讲，去除连接用锡焊料中U、Th、Pb和Bi等放射性元素、提高封装材料的纯度，采用精炼、电解及区域熔炼方式是可行的，但需要进行大量的实验加以研究和验证。