基于FPGA的直接数字频率合成器设计

王元华

(齐鲁师范学院物理系，山东济南 250200)

直接数字频率合成或DDS(Direct Digital Frequeney Synthesis)技术是近年发展起来的一种新的频率合成技术［1］。它具有频率分辨率高、频率转换速度快、输出频率范围宽、相位变化连续、输出波形灵活和易于集成等优点［2］。随着FPGA/CPLD技术的发展，DDS系统完全可以用可编程逻辑器件来实现，这样不仅降低了成本，而且设计者可以按照自己的需要来设计系统的功能。

1 整体设计方案

Cyclone系列FPGA是Altera公司推出的一款低成本、中等密度的现场可编程门阵列产品。它平衡了逻辑、存储器、锁相环和高级I/O接口，是对价格敏感应用时的最佳选择。本文采用Cyclone系列中的EP1C3T144C8芯片来设计DDS系统以及DDS系统与上位机的接口部分［3］。EP1C3的内部整体设计结构如图1所示。

图1 EP1C3的内部整体设计结构图

从整体上看，EP1C3实现的功能包括两部分:接口电路和波形产生电路(DDS模块)。其中接口电路部分包括数据/地址分离模块、地址译码器、逻辑控制模块和数据寄存器等。DDS模块主要实现的是相位累加器和波形存储器的功能。DDS模块主要是由相位累加器、波形存储器ROM、数/模转换器DAC和低通滤波器组成［4］。

2 接口电路的设计

接口电路的设计就是使用增强性并口(EPP)［5］所提供的 nWrite、nDstrobe 和 nAstrobe 控制信号线，进行一定的组合逻辑产生计算机所需要的应答信号nWait，以及按照系统设计的要求，组合出数据写信号 DWR和地址写信号 AWR。总线收发器74LS245的DIR信号线是由 nWrite来控制的，当nWrite为低电平时，74LS245的数据传输方向是从B到A的，此时进行EPP写操作。

由于EPP并口的地址线和数据线共用，所以利用nDstrobe和nAstrobe作为片选信号来分离地址和数据信号。……