WSI Polycide工艺的研究

朱赛宁，聂圆燕，陈海峰

（中国电子科技集团公司第58研究所，江苏 无锡 214035）

1 引言

在MOS集成电路中，通常采用多晶硅作为栅电极及互连材料，它决定了特征尺寸。但随着集成度的迅速提高，器件尺寸按比例缩小，线条越来越窄（≤1μm），节深越来越浅（＜200nm），使得目前用作栅电极和互连的多晶硅薄层电阻大大增加，引起电路功耗和噪声增加，限制了集成电路的速度。特别是在存储器电路生产中，比如DRAM、FLASH和SRAM器件工艺过程中，需要降低多晶硅栅的电阻率从而提高器件的速度[1]。而多晶硅电阻率相对较高（33Ω/方～55Ω/方），所以在相关器件的制造中，可以通过在多晶硅上淀积一层WSI并经退火工艺后形成的Polycide复合栅结构来改进多晶硅栅的电阻率（Polycide结构如图1所示）。可以使薄膜电阻降低一个数量级，从而能降低电阻压降和R-C持续时间。有人对多晶硅化物和多晶硅器件性能进行了比较[2]，结果发现，多晶硅化物结构兼备了SiO2-多晶硅及与硅化物互连的优点，同时又降低了表面薄层电阻和接触电阻，使之既具备多晶硅栅的稳定可靠特性，又具备硅化物的高电导率特性，从而具有较好的工艺兼容性，所以得到了广泛采用。

图1 Polycide复合栅结构示意图

但是在实际的工艺生产中，WSI膜层容易出现剥落、圆斑及色差等异常情况，严重的剥落会对后续工艺带来颗粒、沾污，进而影响产品的成品率[3]。因此，研究WSI薄膜脱落的影响因素以及相应的解决措施具有重要意义。本文主要研究了WSI Polycide工艺流程中各种因素对WSI膜层的影响，并寻求WSI Polycide工艺相关的最优化条件。……