采样保持电路中全差分增益提高放大器设计

钱黎明，魏敬和

（中国电子科技集团公司第五十八研究所，江苏无锡214072）

采样保持电路中全差分增益提高放大器设计

钱黎明，魏敬和

（中国电子科技集团公司第五十八研究所，江苏无锡214072）

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围，采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用CMOS 0.5 μm工艺,电源电压为3.3 V。Cadence Spectre仿真结果显示，在负载为6 pF的情况下,其增益为99 dB,单位增益带宽为318 MHz,相位裕度为53°。

增益提高；共模反馈；采样保持电路

1 引言

高清图像、视频处理芯片的快速发展对A/D的速度和精度要求越来越高，这直接转化为对运算放大器的要求。A/D的采样速度取决于运算放大器的建立时间(Settling Time)，建立时间取决于摆率(Slew Rate,SR)和运放的增益带宽积(Gain Bandwidth,GBW)。A/D的采样精度要求运算放大器具有高直流增益。而随着工艺尺寸和电源电压的不断降低，普通运算放大器大概能实现50～60 dB的直流增益。而一些高精度A/D要求放大器的直流增益为90 dB以上,两级放大器虽然能实现较高的增益，但其功耗太大，并且速度也很难满足要求。增益提高运算放大器是将共源共栅电流源中通过增加反馈放大器而提高输出阻抗的思想应用到运放中。这使得即使亚微米工艺制备的运放其增益也可以达到90 dB以上。

2 增益提高运算放大器结构

增益提高运算放大器如图1所示，该结构的运放提高增益的思想是在共源共栅电流源中增加反馈放大器而提高输出阻抗，从而大大增加了增益，在深亚微米工艺制程中其增益可以达到90 dB以上。……