基于FPGA的SRIO工程模块化提升设计

唐文武 袁子乔

(西安电子工程研究所 西安 710100)

0 引言

随着信息化时代的深入发展，信号处理系统往往需要具备极高的数据处理能力和传输能力，以满足信息的有效性与实时性。针对信号处理系统的传输性能要求，本文将着重介绍一种高速IO口——串行高速IO口(Serial Rapid I/O，SRIO)。RapidIO主要是一种基于数据包交换的互联体系结构[1]，在处理器互连、存储子系统、通用计算平台等场合得到广泛应用。自2001年3月发布RapidIO1.1规范以来，RapidIO规范在不断迭代更新，传输速率也在不断提高，如今的RapidIO2.x规范已支持最高达6.25GHz的传输速率。RapidIO能够满足高性能嵌入式系统中板内多DSP与FPGA高速数据传输的技术要求，并克服传统互连模式存在的局限性，其在高性能嵌入式系统中的表现已得到业界的广泛认可。

本文旨在介绍SRIO接口及其协议，并重点介绍封装SRIO工程的必要性及自定义SRIO工程IP核使用问题，为此本文将按照如下章节安排进行论述：

1)第一节：对SRIO技术及其应用作简要概述，指出NREAD与SWRITE包包头格式。

2)第二节：介绍了本文对SRIO工程改进之处并进行仿真验证，最后介绍封装后的用户IP及其调用方法。

3)第三节：总结本次改进工作，提出待改善的问题。

1 SRIO技术及应用简介

串行高速IO口(Serial Rapid I/O，SRIO)是RapidIO标准的一种，其物理层数据传输过程是串行的。本文着重介绍串行RapidIO标准，即串行高速IO口(Serial Rapid I/O，SRIO)。串行RapidIO在数据传输中使用了串行差分信号传输的方式。这样的传输方式能有效地抑制干扰，提高传输距离，如图1所示，每个tx或rx代表一对差分信号线，数据包通过两根串行差分信号线进行传输。……