基于拥塞感知的三维片上网络容错路由算法*

胡春雷 陈 锋 方 杰

(1合肥工业大学计算机与信息学院；2安徽职业技术学院信息工程学院 安徽合肥 230011)

1研究概述

随着集成电路制造工艺的不断发展，芯片上可集成的晶体管的数目和芯片的集成度都在不断增加，这使得单个芯片上可以集成数十甚至上百个IP核。这样基于总线通讯架构的片上系统(system-on-chip，SOC)将面临可扩展性问题、通讯效率问题、全局时钟同步困难等问题。为了解决以上问题，片上网络(network-on-chip，NoC)作为一种全新的互连结构被提了出来[1]。由于该种架构具有很好的扩展性、更高的吞吐量以及更小的功耗开销，因此被用于解决复杂片上系统的核间通信。随着单平面片上网络(2D NoC)中IP核的增加，2D NoC并没有在根本上解决缩短物理连线和减小信号延迟的问题。三维集成电路设计和片上网络多核互连架构，在学术界已经进行了多年的研究，三维集成电路设计工艺与先进的片上网络架构相结合而产生的三维片上网络(three dimension network on chip，3D NoC)，以其优良的性能、良好的可扩展性被认为是纳米工艺下最有前途的多核互连通信架构[2]。3D NoC的结构如图1所示，由资源节点(IP核)、资源网络接口(resource network interface，RNI)、路由器(router)、垂直通信链路、水平通信链路等几部分组成，是在2D片上网络的基础上进行垂直方向的扩展。这种结构大大缩短了IP核之间的平均跳数，使得片内通信效率大大提高。硅通孔(through—silicon-via，TSV)是业界最常见也被认为是最有前途的层间互连技术，将多个晶片(die)在垂直方向进行堆叠，有效缩短了IP核连线长度，减少了延时、降低了功耗，更好的满足了多核系统对通信效率的需求。……