鉴相器
- 基于模拟开关的低成本正交鉴相器实现
器为核心的模拟鉴相器由于其价格昂贵以及开发难度大的问题，在一些追求低成本、中低频鉴相的设计中不便使用。而基于模拟开关的低成本正交鉴相器具有响应速度快、成本适中以及设计难度低的特点。1 硬件正交鉴相器方案设计在市面常见的硬件鉴相器中，多使用的是价格昂贵的模拟乘法器或者混频器，而往往这些器件本身所带来的谐波失真与非线性也是相对难以处理的。因此在综合考虑了硬件成本、设计复杂度以及测量精度的情况下，提出了采用使用模拟开关进行调制，从而代替传统乘法器。整体方案如图1
电子制作 2022年22期2023-01-11
- 一种低成本无源脉冲鉴相器及其在辐射场相位测量中的应用
本非常高。采用鉴相器对HPM的辐射场相位分布进行测量是一种简单和低成本的测量方法。在鉴相器和相位分布的测量方面,虽然有一些国内的相关研究,但是这些研究还不是很充分。例如,中国工程物理研究院的郭焱华等采用S波段的进口鉴相器,对HPM辐射场的相位分布进行过测量。但是,在他们的测量方案中,参考信号是通过与HPM源相连接的定向耦合器获得的,因此系统中一些随机的击穿问题必然会对辐射场相位分布的测量产生影响,不太合适HPM实际环境下的使用。再如,王益等采用微带结构,专
西安交通大学学报 2022年8期2022-08-18
- 基于防错锁控制结构的延迟锁相环设计
，DLL主要由鉴相器PD(Phase Detector)、电荷泵CP(Charge Pump)、环路滤波器LPF(Loop-Phase Filter)、快速锁定鉴相器QPD(Q-uick Phase Detector)和压控延时链VCDL(Voltage-Controlled Delay Line)五部分组成，为了适应不同频率，在DLL电路中可以加入四分频模块(Divider)用于调节输入时钟频率。图1 DLL电路结构框图当外部时钟输入DLL时，从VCDL
电气电子教学学报 2022年3期2022-07-30
- 一种低杂散低相噪频率源的设计与实现
，其中一路作为鉴相器（PFD）的参考信号，送到PFD 的OSCIN 引脚；第二路信号经过谐波发生器2 倍频后产生7.5 GHz 低相噪信号，该信号和RFout/2 信号经过混频后产生频率为F1 的信号再送入鉴相器的PFDin 引脚。该方案中低相噪的实现主要取决于7.5 GHz 的相噪，因为混频后输出频率不高。从表1 可以看出，最大的分频值是5，相噪会恶化14 dB。由于频率合成器的步进是250 MHz，采用125 MHz 作为鉴相频率，经过混频后的频率都是
电子技术应用 2022年7期2022-07-21
- 基于Costas环的通用数字信号载波恢复及FPGA实现
ostas环中鉴相器的鉴相方式，即可实现BPSK、QPSK、OQPSK、8PSK和16QAM等数字信号的载波恢复。对算法进行了仿真验证，并在FPGA上完成了硬件实现。Costas环；通用数字解调；FPGA0 引言通信接收机的解调一般分为相干解调和非相干解调两类。相干解调性能优于非相干解调。但采用相干方法进行解调时，需要构造一个与发送端载波同频同相的相干载波，即必须从接收信号中恢复出载波信号，使收发双方载波的频率、相位一致，这一过程称为载波恢复或载波同步。当
现代导航 2022年2期2022-06-06
- 一种使用相位合成结构的多相位输出全数字DLL电路*
于SR锁存器的鉴相器，解决了传统鉴相器的“死区”问题。使用标准单元设计，可以有效地减少设计周期，便于结构调整和工艺移植。1 多相位输出ADDLL结构串联延时线结构的多相位DLL的最后一个输出out15与输入时钟进行鉴相，当out15延时达到一个时钟周期时，完成相位锁定，每条延时线输出一个时钟相位，由于延时线串联，本征延时、最小调节步长相互叠加，使工作频率下降。两级DLL结构的多相位DLL包含主DLL(MDLL)和子DLL(SDLL)，MDLL产生相位差大的
中国科学院大学学报 2022年2期2022-03-19
- 3D结构低相位噪声移频锁相源设计
相位噪声为：由鉴相器贡献的相位噪声为：由N分频器贡献的相位噪声为：而H(jw)与N分频比成反比，因此输入晶振、鉴相器、N分频器贡献的噪声都与N值成反比，因此在晶振输入相位噪声、鉴相器噪声、VCO指标确定的情况下，降低锁定频率jw和N值能提高环路带内相位噪声[3]。移频锁相源正是利用这种原理，可以先将VCO输出频率与另一个相位噪声较好的信号进行混频，中频反馈到鉴相器，可以降低输出频率jw，降低分频比N，满足相位噪声要求，移频锁相源实现的原理框图如图5所示。图
电子元器件与信息技术 2021年9期2022-01-17
- 一种双环串联频率综合器的设计
越复杂,并且受鉴相器指标限制,难以实现极低的相位噪声。多环混频方案相当于多个环路相加实现宽带,随着输出频带变宽,方案变得极为复杂。在此基础上。本文提出了一种双环串联方案,首先通过锁相环产生一个窄带信号,然后通过倍频及分频,通过锁相环电路将这个窄带信号搬移到全频带上。方案总体框图如图1所示,压控振荡器与窄带信号的倍频信号及分频信号多次混频后产生低频信号作为反馈信号,通过鉴相器与参考信号鉴相后控制压控振荡器锁定。图1 总体方案框图Fig.1 Block dia
数字技术与应用 2021年6期2021-07-28
- 基于卡尔曼滤波的IFM系统测量LFM信号载频方法
FM系统的微波鉴相器通常输出I、Q两路正交电压，之后采用极性量化或AD量化的方法得到频率数据。根据文献[3]的分析，IFM系统具备测量LFM信号的潜力，本文在此基础上展开研究，对I、Q信号进行AD量化后，通过卡尔曼滤波方法实现IFM系统对LFM信号频率参数的估计。1 IFM系统原理及测量LMF信号分析1.1 传统IFM系统基本原理图1 一种实用的微波鉴相器原理图为了解决测频范围和频率分辨力的矛盾，实际中一般将多个鉴相器并行使用，短延迟线用于扩大测频范围，长
舰船电子对抗 2021年1期2021-04-15
- 低压电力载波通信恢复技术研究
O)、乘法器、鉴相器(PD)、环路滤波器(LP)、环路滤波器(LF)等。其原理如图1所示。图1 COSTAS环原理框图为简单了解载波恢复原理，本文从理论出发阐述COSTSAS环的工作进程。设输入调制信号为m(t)coswct，则：V3=m(t)coswctcos(wct+θ)=1/2m(t)[cosθ+cos(2wct+θ)](1)V4=m(t)coswctsin(wct+θ)=1/2m(t)[sinθ+sin(2wct+θ)](2)式中：wc为输入信号角
东北电力技术 2021年2期2021-04-08
- TSW2500型500kW短波发射机鉴相器的原理与维护
kW短波发射机鉴相器原理短波发射机具有如下调谐原理：如果短波发射极在协调电路时，所采用的是阳极电子管，那么其电子管栅极和阳极之间存在着相差180V的高频电压，高频电压在阳极的相位与谐振和阻抗在阳极回路中的变化有着密切的关系，因此，栅极电压间可能会存在着比180V更大或更小的相位差，如果两者间想要保持在180V的相位差不变，就需要根据目标协调元件的数量，来调整阳极回路，这一过程就是所谓的调谐。TSW2500型500kW短波发射机系统在进行自动调谐时，所采用两
石河子科技 2021年3期2021-01-25
- 高性能CMOS鉴频鉴相器和电荷泵的设计
环系统中的鉴频鉴相器和电荷泵的CMOS电路。1 PFD/CP相位误差分析锁相环电路[1]主要包括鉴频鉴相器（Phase-Frequency Detector，PFD）、电荷泵（Charge Pump，CP）、环路滤波器（Loop Filter，LF）、压控振荡器（Voltage Control Oscillator，VCO）和分频器（Frequency Divider，FD），文中参考信号频率设定为10 MHz。PFD/CP电路采用TSMC 0.18 μm
电子设计工程 2021年1期2021-01-21
- 四路鉴相器瞬时测频解模糊方法研究
大器、功分器、鉴相器和量化编码电路等[5]。因为角度信息的重复等原因，实际工程中测得的角度变化范围控制在360°内。为解决角度信息的模糊和多值，一般采用多个测频单元组合使用[6]。本文主要研究四路鉴相器解模糊问题，采用由低位向高位解模糊，并给出了具体实现方法。1 比相法瞬时测频原理比相法瞬时测频是目前应用较广泛的一种瞬时测频技术，其核心是把信号的频率信息转换成相位信息（角度信息）；然后，根据相位所对应幅度信息推算出信号频率[7-9]。基本测频单元主要由2
海军航空大学学报 2020年4期2020-11-02
- 北斗系统QMBOC信号无模糊多径抑制算法研究
果表明，HRC鉴相器与DET组合方法比窄相关技术抗多径能力改善了39%，DET与HRC组合方法对QMBOC信号跟踪稳定性最优，实现了QMBOC信号无模糊多径抑制跟踪。BDS正交复用二进制偏移载波（QMBOC）信号；Bump-Jump；双重估计（DET）；窄相关技术；高分辨率相关器（HRC）；无模糊跟踪；多径抑制0 引言卫星导航信号体制决定导航系统先天性能，是系统设计和升级过程中考虑的重要因素[1]。随着卫星导航系统的需求和应用逐渐扩展，在同一频点播发多路导
时间频率学报 2020年2期2020-08-13
- 一种26～28 Gb/s高能效低抖动Bang-bang CDR设计
需要驱动较大的鉴相器负载以在高数据速率下实现对时钟和数据的正确恢复。其缓冲电路的功耗是CDR功耗的重要来源之一。1 CDR系统级分析与设计1.1 电路整体设计本文基于短距离高速数据通信应用背景，采用了基于相位跟踪反馈结构的基于锁相环的全速率Bang-bang CDR结构，电路基本结构如图1所示。该CDR环路主要由改进锁存器结构的全速率Bang-bang鉴相器(BBPD)电路、异或门电压电流转换电路(XOR_VI)、低通滤波(LPF)电路以及由电感电容压控振
网络安全与数据管理 2020年5期2020-05-20
- 一种数模混合锁相环原理和结构的研究
应用。锁相环由鉴相器、环路滤波器、分频器和压控振荡器等部分组成[1]。随着数字电路的发展，其中的鉴相器部分开始由数字电路替代，但其他部分仍是模拟电路。这种锁相环就是最初的数模混合锁相环。此类结构随着技术和理论的发展不断完善，目前成为锁相环发展的主流方向。锁相环广泛用于卫星定位、信号接收等领域，对数模混合锁相环技术进行研究并实现产品的国产化，具有深远的现实意义。因此，以典型产品如74HC4046（飞利浦公司）等为例，展开研究，探索其鉴相器、环路滤波器、分频器
微处理机 2019年5期2019-11-06
- 相敏检波器PSD在电池内阻测试中的运用
，利用电子开关鉴相器对测试信号进行矢量分离，最终得出所测的电阻值。很多场合对于电池内阻的测试有较高的精度要求。不同的电池，其内部的阻值也不一样，有几mΩ至十几kΩ的跨度，所以在这个范围内，均要实现电池内阻的有效测试。利用PSD技术高信噪比的测试特点，能很好地实现微弱信号的检测，因而能很好地实现电池内阻的測试。关键词：电池内阻;交流测试;鉴相器;矢量分离中图分类号：TM934.1 文献标识码：A 文章编号：2096-4706（2019）16-003
现代信息科技 2019年16期2019-09-10
- 一种低抖动快锁定的时钟数据恢复电路设计
1所示，主要由鉴相器(PD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)四个模块组成。鉴相器识别出数据与时钟的相位差，电荷泵将其转化为充放电时间差，环路滤波器生成VCO控制电压，调节压控振荡器的输出频率，以使时钟的边沿对准数据的中心。图1 基于二阶锁相环结构的数据时钟恢复电路通过分析其小信号模型，可以得出其抖动传输函数：(1)其中KD是鉴相器与电荷泵的增益，Kvco是压控振荡器的增益。根据式(1)容易知道它有一个零点和两个极点，零点与低频主
网络安全与数据管理 2018年3期2018-04-19
- ECL集成电路E12040鉴频∕鉴相器原理分析
成的数字鉴频/鉴相器的原理，分析其鉴频/鉴相的工作过程。关键词：ECL电路，鉴频/鉴相器ECL集成电路其逻辑功能具有“ 或 ”，“ 或非 ”门电路的逻辑功能，而其完成“ 或 ”，“ 或非 ”逻辑功能的是集成块中的一个差分放大器。ECL电路的特点，具有速度快、逻辑功能强，扇出能力大等优点。ECL数字鉴相器，它具有数字鉴频∕鉴相功能。其 原理：当两个输入信号（脉冲序列），分别代表各自的相位。经鉴相器比较这两个脉冲序列的频率和相位即可得到与频率和相位差有关的输出
科学与财富 2018年2期2018-03-16
- 正交法测量时延变化的原理及误差分析
件原因所引起的鉴相器直流漂移误差、正交分路器正交性误差和分路器幅度不均分误差等几种典型误差产生的机理，推导包含各项误差条件下系统测量相位差的计算公式。再利用误差合成的方法，进一步建立了确定各参量系统定值误差。经过试验测试，通过以上两步修正，测量系统的测量精度有了大幅度的提升，满足了实时监测电缆传输时延的变化的要求。【关键词】时延测量 鉴相器 误差分析 误差合成1 引言在一些系统中，需要实时监视某些信号传输电缆的时延变化情况，正交法由于其原理简单，操作方便，
电子技术与软件工程 2018年6期2018-02-23
- 一种基于FPGA的多通道复用鉴相器的设计与实现
A的多通道复用鉴相器的设计与实现张秀清1,2*,康亚楠2,刘 岩2,王晓君2(1.河北工业大学电气工程学院,天津 300130;2.河北科技大学信息科学与工程学院,石家庄 050000)针对导航接收机中多通道鉴相器资源占用较多与生产成本较高的问题,提出了一种基于FPGA的多通道复用鉴相器方案。该方案通过仲裁单元与FIFO缓存器对多通道相关结果进行仲裁与缓存,首先将多通道并行结果缓存排序为单通道串行结果,随后将FIFO中的串行结果输入到鉴相器中,最终使多通道
电子器件 2017年5期2017-11-03
- 两种常用鉴相器对Costas环路捕获性能的影响
16)两种常用鉴相器对Costas环路捕获性能的影响高 亢，侯孝民，闫 迪，刘燕都，赵 强，张 超(装备学院，北京 101416)针对鉴相特性的固有非线性对Costas环捕获性能的影响，对2种常用的鉴相器在不同载噪比下线性区间和鉴相误差进行分析和仿真。仿真结果表明，通过鉴相增益补偿使得频率跟踪精度近似相等的情况下，只考虑线性区间和鉴相误差对捕获性能的影响，反正切鉴相器的捕获时间要比正弦鉴相器短，在捕获过程中反正切鉴相器的调整次数要少，并且有较小的调整幅度，
无线电工程 2017年10期2017-09-28
- X波段高功率微波脉冲鉴相器设计与实现
高功率微波脉冲鉴相器设计与实现王 益，郭晓东，张翠翠，王建忠，何 斌（中国工程物理研究院计量测试中心，四川 绵阳 621900）为满足高功率微波技术对信号相位差测量的应用需求，设计一种微波脉冲鉴相器，实现X波段脉冲信号相位差的准确测量。鉴相器基于I/Q解调原理，采用无需外加电源供电的双平衡电路结构，以微带电路的形式设计同相功分器和分支线电桥，结合贴片式混频器将两路待测信号进行正交混频，得到与待测相位差相关的电脉冲。电路设计中采用宽带电路结构，扩展使用带宽；
中国测试 2017年6期2017-07-31
- 基于LabVIEW的模拟鉴相器仿真实验研究
VIEW的模拟鉴相器仿真实验研究吴勇灵，杨 娜，肖 剑，王文江(黔南民族师范学院 物理与电子科学学院，贵州 都匀 558000)针对模拟鉴相器软件设计中采样率与信号频率的关系问题，文中利用LabVIEW建立了模拟鉴相器的时域模型与单边带傅里叶变换等软件VI，并进行了仿真实验研究。实验结果表明，模拟鉴相器的正弦模型只有满足输入信号采样率与反馈信号采样率相等的条件下才能正常运行；采样率FS与max[fi，f0]之比越大失真越小；傅里叶变换中正弦模型包含了fi+
电子科技 2017年8期2017-07-19
- 一种固定工作时钟的可变码速率同步器
步；PCM码；鉴相器；DDS；FPGA1背景在当前的数字通信系统中，通常采用锁相法来实现码同步器。其工作原理为利用16倍码速率的时钟对PCM码和接收端自身产生的时码钟进行相位比较，产生相位误差信号（系统相位超前或滞后信息），徘徊滤波器对相位误差信号滤波以消除干扰，在确认系统处于相位超前或滞后状态后对时码钟进行调整，最终达到与PCM码同频同相的目的。本文基于锁相法的设计思路，提出了一种固定工作时钟码速率范围409.6Kb-ps～10Mbps的码同步器，结构简
电脑知识与技术 2017年16期2017-07-14
- 基于MCML的鉴相器设计
逻輯单元设计了鉴相器模块，并进行了仿真。结果表明，与传统的CMOS鉴相器相比，所设计的鉴相器在1GB/s时钟信号、电源电压为1.8V的条件下功耗为1.648mW，有较小的死区和较高的精度。所设计的鉴相器可以用于高速全数字锁相环的设计。【Abstract】This paper introduces the design of MCML inverter and the logic circuit with the reset terminal. Based
中小企业管理与科技·中旬刊 2017年5期2017-06-06
- 短波发射机自动调谐的闭环控制系统
谐；闭环控制；鉴相器中图分类号：TN838 文献标识码：A 文章编号：1671-2064（2017）02-0066-011 自动调谐的含义自动调谐就是根据发射机高频信号的频率，8路调谐元件（比如：调谐腔体、可变电感线圈、可变电容器等），自动调整到频率所需要的调谐、调配的位置，使高前级和高末级完成调谐、调配，最后达到发射机满功率播出的整个过程。自动调谐的工作过程主要为粗调、细调、调谐完成、音频切换四个阶段。“粗调”就是：根据发射机高频信号的频率，调谐元件自动
中国科技纵横 2017年2期2017-03-24
- 基于ASPeCT的BOC调制信号捕获与跟踪研究
正后的EMLP鉴相器为环路中码环的设计方案。最后，对基于ASPeCT法捕获及基于锁频环辅助锁相环、ASPeCT修正码环的信号跟踪进行了实验仿真，验证了捕获模块和跟踪环路方案的有效性。BOC调制信号；ASPeCT法；跟踪环路；信号接收机卫星导航在现代社会生活中的应用越来越广泛，导航信号在有限的共享波段里变得越来越拥挤[1]，为解决此问题，BOC调制方法应运而生。BOC调制方法定位精度高、抗干扰性能强，但BOC调制信号同时具有多峰值特性[2]，会在接收机捕获和
现代电子技术 2016年21期2016-12-01
- 高动态环境下GPS/INS超紧组合导航研究
词 超紧组合；鉴相器；预滤波器；ERC；UKF；交互多模型(IMM)在高动态的环境下经常出现信号跟踪异常问题，采用超紧组合的方法能减少复杂信号模型和高更新率导致的繁重计算量，通过INS和GPS的相互辅助提高导航精度。Petovello[1]等人做了GPS超紧组合在弱信号环境下的性能分析。Soloviev[2]等研究室内的GPS/INS的超紧组合导航和GPS超紧组合在多径干扰的环境下的性能分析。Kiesel[3]等展示GPS超紧组合在城市环境下的初级方针环境
航天控制 2016年4期2016-07-21
- 420C型500kW短波发射机鉴相器的原理与改进措施
kW短波发射机鉴相器的原理与改进措施秦峰（国家新闻出版广电总局六五四台 新疆省呼图壁县 831201）鉴相器使用在短波发射机中，能达到其自动调谐的目的。本文对鉴相器的工作原理进行了介绍，并对鉴相器在短波发射机调谐控制中的问题进行了分析，提出了其在短波广播发射机调谐系统中的改进措施。短波发射机；鉴相器；原理；改进措施短波发射机的控制系统由中央控制系统、顺序控制器以及马达控制器等三部分组成，将鉴相器运用在调谐系统中，对其控制过程有重要的作用。鉴相器是一种相位比
大科技 2016年1期2016-07-17
- TSW2500型500kW短波发射机鉴相器的原理与维护
kW短波发射机鉴相器的原理与维护陈蕴涵（国家新闻出版广电总局八三一台 321100）TSW2500型500kW短波发射机采用了先进的核心技术，其自动调谐系统全部是采用计算机和数字信号处理技术实现，操作方便，自动化程度高，可在所有短波广播频段内满功率、满调幅、稳定可靠地播出，故障率低、维护量小、实际播出效果好，保障节目安全播出。TSW2500型500kW短波发射机；鉴相器；原理；维护1 TSW2500型500kW短波发射机鉴相器的原理短波发射机的控制系统由中
大科技 2016年1期2016-07-17
- 相移法测定单模光纤的色散
器、光探测器、鉴相器以及计算机信号处理部分组成。通过鉴相器测定不同波长激光脉冲经过相同长度光纤后产生的相移，计算出光纤的色散。该装置光路简单，可以在比较大的动态范围内测量光纤的色散。经测量长度为6 km的G652D单模光纤在1 550 nm处色散为17.13 ps nm-1km-1，与产品手册给出的参考值接近。关键词:色散；相移；单模光纤；鉴相器为了获得高速度和高容量信息的稳定传输，需将光纤的色散和损耗尽可能降低。常用的单模光纤在1.30 μm处接近零色散
西安邮电大学学报 2016年1期2016-07-01
- 基于FPGA的多相位时钟TDC设计
的实现、高精度鉴相器的实现、以及多时钟域数据的处理。最后给出了测试结果。关键词：时间数字转换；TDC；鉴相器；时间内插0 引言时间是物质存在和运动的基本属性之一，精密的时间测量是科学研究、工程试验的基本和有效手段，精密的时间测量技术不仅在高能物理、相对论物理等基础研究领域具有重要作用，在诸如航天、雷达、无线通讯、导航测绘以及医疗等工程领域也被普遍使用。如高能物理中的固定靶和对撞试验、飞行时间谱仪、核医疗设备PET、雷达测距、激光测距等都离不开高精密的时间测
山东工业技术 2016年13期2016-06-29
- 具有抗谐波干扰的三相数字锁相环设计与仿真
义积分器；三相鉴相器；数字锁相环；设计与仿真无论是光伏还是风能，在三相有源逆变过程中，获取三相电网实时基波相位是非常重要的。锁相环PLL（phase-locked loop）是一种能使输出信号与输入信号在相位和频率上保持同步的自动闭环控制系统，可用于电力电子设备的控制过程，跟踪电网相位。被广泛应用的单同步坐标系的软件锁相环（SRF-SPLL）［1-3］，在电网电压对称、理想的情况下，通过设计锁相环的控制参数，可以获得良好的动态特性，即使电网电压含有高次谐波
电气传动 2015年7期2015-07-18
- 基于通用环路的GNSS码跟踪性能分析方法
、码／载波相位鉴相器和环路滤波器。本地扩频信号和通道数量由具体的跟踪算法决定，传统的超前减滞后环路仅是一个特例。码相关通道的基本结构是一致的，因此图中仅给出了一个通道功能的详细框图。相关器的输出IX和QX（其中的下标X因跟踪算法不同而异）分别送入码／载波相位鉴相器，获得码／载波相位误差的估计。然后，鉴相器输出误差通过码／载波环路滤波器，获得平滑的相位误差估计值。平滑后的相位误差反馈控制本地码和载波发生器，实现码和载波的精确跟踪。此时，本地信号可表示为：式中
无线电工程 2015年7期2015-06-23
- 数字化多通道射频鉴相器设计与实现
字化多通道射频鉴相器设计与实现吴 拓，曾繁荣，温佳隆，郑文波（华航无线电测量研究所，北京100013）多通道微波射频鉴相器是被动导引头及无源定位装置普遍使用的一种鉴相装置，在整个系统里起着决定性的重要作用。基于高速采样芯片及数字信道化接收技术，设计实现了一种工作稳定可靠、相对成本较为低廉的数字化多通道射频鉴相器。数字化；微波鉴相；FPGA0 引言传统的多通道微波鉴相器由高中频前端以及中频鉴相电路、数字信号采样处理电路等部分组成，其优点是技术难度低、较为成熟
航天电子对抗 2015年4期2015-06-09
- 激光测距中数字鉴相器的设计
激光测距中数字鉴相器的设计赵中民,习友宝(电子科技大学电子工程学院,四川 成都 611731)相位法激光测距广泛应用于距离测量,尤其是短距离测量领域,测距系统的测量精度和速度主要取决于鉴相器的设计,为提高鉴相器的测量精度和速度,本文给出了一种新型数字鉴相器。通过加入反馈电路控制信号调制器,只需一组鉴相器即可实现激光发射信号与接收信号相位差的测量。调整CIC滤波器的参数,最大限度地提高滤波器输出信号的信噪比。对CORDIC算法进行优化,不仅扩展了测量范围,而
激光与红外 2015年2期2015-04-06
- 卫星导航接收机延迟锁定环鉴相器有限字长分析*
迟锁定环由环路鉴相器和环路滤波器、数控振荡器(Numerically Controlled Oscillator，NCO)组成［2］。其中环路鉴相器利用预检测积分器输出的相关结果，计算输入相关信号中的码延迟相位，进而估计得到本地码相位与接收码相位的偏差，误差用以调整本地码生成器，完成对接收伪码的精确跟踪。环路鉴相器是DLL的重要组成部分，它直接决定了码环的跟踪精度，根据鉴相器是否需要载波信息，将延迟锁定环分为相干延迟锁定环和非相干延迟锁定环［3］。一般的非
国防科技大学学报 2015年3期2015-03-09
- 鉴相器在短波广播发射机调谐控制中的运用分析
摘 要：将鉴相器使用在短波发射机中，能达到其自动调谐的目的。本文对鉴相器的工作原理进行了介绍，并对鉴相器在短波发射机调谐控制中的应用进行了重点分析，提出了其在短波广播发射机调谐系统中的重要作用，对鉴相器的典型故障实例进行分析探讨，为日后的维护、技术改革以及创新提供支持。短波发射机的控制系统由中央控制系统、顺序控制器以及马达控制器等三部分组成，将鉴相器运用在调谐系统中，对其控制过程有重要的作用。1 鉴相器的简介1.1 鉴相器的概念鉴相器又称为相位比较器，它是
西部广播电视 2015年6期2015-02-27
- 鉴相器电路在TBH-522型短波发射机中的应用
050407)鉴相器电路在TBH-522型短波发射机中的应用李萍(国家新闻出版广电总局951台,河北平山 050407)本文主要介绍了TBH-522型短波发射机高末级鉴相器电路的原理及其在自动调谐中的应用和典型故障解析。短波发射机 调谐 鉴相器 谐振 相位差1 引言大功率短波发射机是完成运载音频信息的一种工具,它主要由音频系统、射频系统、供电系统、冷却系统、控制系统和调谐系统构成。因为短波发射机工作在3.9-26.1MHz的载波频率范围内,在从一个载波频率
中国科技纵横 2014年13期2014-12-12
- Clark—Park变换在锁相环中的应用研究
郭素兵摘 要：鉴相器是锁相环中的重要组成部分，其设计方法有很多。Clark-Park坐标变换法是三相鉴相器常用的一种设计方法，由于其Park变换存在多种形式，所以对常见的两种Park变换从算法角度进行分析研究，并通过Simulink环境对锁相环模型进行仿真分析。关键词：锁相环；鉴相器；仿真中图分类号：TM761.12光伏产业蓬勃发展的今天，逆变并网成为学术届研究的一个热点，并网中的一个重要环节就是锁相[1]。三相鉴相器作为锁相环中的重要组成，其常用的一套设
计算机光盘软件与应用 2014年24期2014-10-21
- 基于FPGA的数字锁相环设计
]。主要由二元鉴相器、序列滤波器和数控振荡器(DCO)三部分组成。图1 插/扣脉冲型数字锁相环的典型结构数字锁相环是一个闭环相位反馈控制系统。输入信号与N分频输出的信号进行超前-滞后二元鉴相，由反映相位误差的误差信号通过序列滤波器后输出控制信号，控制高倍本振时钟插/扣脉冲，以调整其时钟的频率再分频输出。2.1 二元鉴相器二元鉴相器是将相位误差θe(k)量化为1比特的鉴相器，其鉴相特性为式中，sgn[x]代表对变量x取符号运算。广义来讲，对任何模拟鉴相器的输
中国建材科技 2014年1期2014-07-10
- 一种全数字半速率鉴相器的设计
摘 要： 鉴相器是高速时钟数据恢复环路的关键电路，其性能的优劣直接影响了整个系统的工作。通过系统分析，提出了一种全数字半速率鉴相器设计方案，按照全定制设计流程采用SMIC 0.18 μm CMOS混合信号工艺完成了电路的设计、仿真。结果表明该电路在2.5 Gb/s收发器电路中可以稳定可靠地工作。关键词： CMOS电路； 鉴相器； 半速率结构； 混合信号中图分类号： TN47?34 文献标识码： A 文章编号： 1004?373X（2014）09?0145?
现代电子技术 2014年9期2014-06-19
- 基与AD8302的C 波段鉴相器设计
了一款C波段的鉴相器的设计.首先采用前端变频电路将信号频率变换到AD8302可以处理范围内，然后利用AD8302进行相位差的测量.测试结果与芯片说明手册的鉴相结果相吻合。关键词：AD8302；相位测量；鉴相器；变频电路；低通滤波电路中图分类号：TP331 文献标识码：A 文章编号：1009-3044（2014）11-2530-03Abstract： In order to detect the phase difference between the C
电脑知识与技术 2014年11期2014-06-18
- 基于FPGA的全数字锁相环设计
分构成，分别是鉴相器、除N计数器、K变模可逆计数器以及脉冲加减电路，基本结构如图1所示。系统输入信号与反馈信号输入数字鉴相器，进行比较，鉴相器输出超前和滞后信号，脉宽即为信号的相位差，之后进过数控滤波器进行计数，当达到设定值就输出加减脉冲信号，然后送到数控振荡器的控制端，使输出信号的频率向输入信号的频率靠拢，直至相位保持恒定，从而实现相位锁定。2 ADPLL模块的功能分析与设计2.1 数字鉴相器常用的数字鉴相器类型有两种，一种是边沿控制鉴相器，另一种是异或
电子测试 2014年16期2014-02-20
- 一款低抖动宽调节范围锁相环频率合成器的设计
2]中提到鉴频鉴相器的鉴相死区使压控振荡器(VCO)相对输入必须将随机相位差积累到Ø0时环路才得到正确的反馈。在这过程中VCO输出的过零点就会有相当大的抖动。文中采用0.18 μm工艺设计了一款低抖动、宽调节范围、高频、低功耗的电荷泵锁相环频率合成器。锁相环频率合成器在不同的频率选择不同的鉴频鉴相器复位时长，改变脉冲宽度，从而有效消除PFD鉴相死区的影响，降低锁相环频率合成器的抖动。1 锁相环频率合成器结构所设计的锁相环频率合成器基本结构，如图1所示，由预
中国电子科学研究院学报 2014年1期2014-02-07
- 基于VHDL的数字锁相环设计及Modelsim 仿真
所示，它主要由鉴相器、变模双向计数器、脉冲加减计数器和分频器构成。输入信号进入鉴相器，输出信号取自分频器。各模块之间的信号均为锁相环内部信号。这里采用的鉴相器是一个异或门鉴相器，输入信号与输出信号的异或作为鉴相器的输出，形成相位差信号，这个信号作为变模双向计数器的控制信号，当鉴相器输出高电平“1”时，变模计数器做减计数，直到产生借位信号；反之，当鉴相器输出低电平“0”时，变模计数器做加计数，直到产生进位信号。计数器的模值可以由程序设定，用来优化锁相环路锁相
机械工程与自动化 2013年2期2013-12-23
- 一种应用于IFM的新型鉴相器设计
关。(1)国外鉴相器如AD8302在射频输入信号为-45～0 dBm范围内能稳定输出两路输入射频信号鉴相结果，但由于其器件固有响应时间的影响，导致在射频调制脉冲宽度在＜200 ns的条件下无有效信号输出，即瞬时测频无法正常工作。(2)传统鉴相器电路中为加大工作动态，常采用多级线性放大器进行级联放大饱和输出的方法实现鉴相电路的大动态设计，常需要6级以上的放大器进行放大［3］，电路形式复杂、工艺要求高、功耗高。本文采用对数放大器AD8309的对数放大、限幅输出
电子科技 2013年6期2013-10-17
- Health professionals’ perspective on the impact of community health care reform in different regions of China
是参考信号源、鉴相器、VCO以及数字N分频器，图2为PLL合成频率源的相位噪声模型。其中，Kd为鉴相器的增益，Kv为压控灵敏度，θnr,θnd,θnv,θnn,θno分别为参考信号源、鉴相器、VCO、数字N分频器和PLL合成频率源输出信号的相位噪声。MethodMedical students and community health service personnel were selected as investigators to collect d
- 600MHz CMOS 锁相环频率综合器设计
相环[2]包括鉴相器、电荷泵、环路滤波、压控振荡器、分频器(可选)这几个模块,线性化的锁相环模型[3]如图1所示。鉴相器输出可表示为:ud=Kdθe,其中Kd为相位鉴相器增益,θe为相位鉴相器输入信号相位差。由于电荷泵存在泄漏电流Ileak,会导致相位偏移θε=2π其中,IP为电荷泵输出电流,由此得出电荷泵传输函数:图1 线性化锁相环模型设环路滤波器传输函数为F(s),对于不同结构和阶数的环路滤波器有不同的传递函数。压控振荡器输出信号角频率ω2(t)=ω0
成都信息工程大学学报 2013年3期2013-01-05
- 高精度中频数字鉴相器在FPGA上的实现
理。传统的模拟鉴相器中的模拟器件会引入大量的误差，其来源包括直流偏置、阻抗匹配、传输损耗等[5]。数字鉴相器可有效地避免这些误差，故鉴相准确度更高。本文介绍了一种在 FPGA(Field Programmable Gate Array)上实现的高精度中频数字鉴相器，该数字鉴相器采用数字I/Q技术，可对一路中频信号进行绝对相位鉴相，或者对两路中频信号进行相对相位鉴相，该数字鉴相器的鉴相结果稳定在0.1º以下，鉴相器精度达0.029°，鉴相结果满足飞秒同步定时
核技术 2012年5期2012-10-16
- 基于锁相环的正弦信号发生器设计
、锁相环（包括鉴相器、环路滤波器、压控振荡器、可变分频器）和输出匹配电路。总体图如图1所示。图1 正弦信号发生器组成框图Fig.1 Schematic of sine-wave generator该设计是用较为简单的RC正弦波振荡器产生所要求的正弦波，用整形电路进行适当整形，再用R分频电路给出符合要求的一定频率的信号送入锁相环。锁相环是用ADI公司生产的ADF4106芯片及外围电路组成的。从锁相环出来的信号再经过匹配输出电路的整形、滤波等操作，实现最终的信
电子设计工程 2012年22期2012-09-26
- 加性白噪声下基带延迟锁定环跟踪精度的计算
的误差信号是由鉴相器或乘法器产生的,而在DLL 中,环路的误差信号是由延迟锁定鉴别器产生的。在测量和导航设备中,测距功能的实现是以扩频码的跟踪为基础的。在噪声环境下,噪声与输入信号一同进入同步跟踪环,使得环路输出信号也受到噪声的影响,使跟踪信号产生跟踪抖动,从而影响测距性能。因此,码跟踪环在高斯白噪声下的跟踪精度是测控和导航系统中的一个重要问题。文献[1-4]中都对这一问题进行了研究。文献[1]在对码鉴相器建模时,对输入信号和噪声采取了不同的处理方法,输入
电讯技术 2012年8期2012-03-18
- 基于MATLAB的锁相环非线性分析
更加广泛。由于鉴相器模型是非线性的，所以锁相环是一个非线性系统，很难用传统的解析方法来分析，因而我们求助于仿真。下面我们使用微分方程法来分析一个二阶锁相环的非线性特性。（一）锁相环模型1.锁相环框图锁相环基本模型如图1所示。假设输入信号为而压控振荡器的输出信号表达式假设为锁相环的就是使 VCO的相位与输入信号的相位同步，使得他们的相位差很小图1 锁相环框图2.鉴相器模型开发锁相环模型的第一步就是建立鉴相器的模型。鉴相器的特性在很大程度上决定着锁相环的工作特
大众科技 2011年5期2011-10-18
- 二次雷达接收系统设计及幅相处理
差通道脉冲信号鉴相器处理，判定目标偏离天线轴的方向；运用对和、控制通道脉冲幅度比较的方法，产生接收旁瓣抑制信号以消除应答干扰。从实验和产品交付后的使用情况来看，接收机设计合理，幅相处理效果满足雷达整机的要求。关键词：二次雷达; 对数接收机; 鉴相器; 脉冲比幅中图分类号：TN958.96-34文献标识码：A文章编号：1004-373X(2011)09-0013-04Design and Phase Processing of Secondary Radar
现代电子技术 2011年9期2011-06-30
- 基于副载波跟踪的 BOC信号跟踪环路设计
积分清零单元,鉴相器和环路滤波器.与传统的跟踪环路相比,增加了副载波跟踪环路,实现了副载波与扩频码的分离跟踪处理.与 DET算法利用码环来跟踪副载波不同,新环路充分考虑了副载波与正弦信号的相关性,采用锁相环(SPLL)来跟踪副载波信号.环路中的副载波 NCO(Numerical Controlled Osciuator)产生频率为 fsc的正弦信号,实现对副载波的相位跟踪[5].图3 BOC信号跟踪环功能框图跟踪环路的中频输入信号可表示为其中,ωIF是中频
北京航空航天大学学报 2011年2期2011-03-16
- CORDIC算法在跟踪环中的应用与FPGA实现
。在跟踪环路的鉴相器中，计算结果范围都在CORDIC算法最大输入范围之内，不需要进行有效输入范围扩展。在实现通用的统一CORDIC算法计算时，可采用Argument Reduction算法来进行输入范围的扩展。1 GPS信号跟踪环路信号跟踪环路在信号捕获完成之后启动。码环（DLL）生成PRN码的复制码，并使它和接收码对准。锁频环（FLL）和锁相环（PLL）产生一个正弦载波，并保持其频率与接受的载波频率一致[4]。码和载波的这些操作称为信号跟踪。图1是GPS
通信技术 2010年7期2010-09-25
- 基于数字鉴相的自由轴法ＲＬＣ测量
量中因使用模拟鉴相器导致测量精度低的问题，提出采用一种基于数字鉴相的测量方法。基准相位发生器与信号源使用同一频率，通过编程控制使基准相位发生器产生两个正交的相位参考基准信号，应用乘法型D/A对被测信号与相位参考基准信号进行数字鉴相，获得了被测阻抗电压及标准阻抗电压在正交坐标轴上的投影分量。分析与计算表明了该方法的准确性。这种方法比基于模拟鉴相的自由轴法RLC测量的精度高，测量的速度快。关键词：鉴相器；RLC测量；自由轴法；基准相位中图分类号：TM934文献
现代电子技术 2009年15期2009-09-30