时序_参考网

时序优先级约束的时序模式图强模拟匹配

出了一个任务合作时序图,图中每个顶点表示一个人,顶点标签A,B,C,D,E表示不同的职业,顶点之间的有向边表示两个人之间交接任务的方向,每条边上都有一个时间区间(s,f)表示任务交接的开始时间s与结束时间f。图1 任务合作时序图假设有一个任务合作模式图QT,如图1(b)所示,QT中每条边ei都具有一个时序优先级,时序优先级规定了低优先级边的开始时间一定要晚于高优先级边的结束时间,即模式图QT隐含着一种时序约束,该文称其为时序模式图,其中A先与B交接任务,然

计算机技术与发展 2023年6期2023-06-15

Rapid IO交换芯片的静态时序约束设计

重要。功能验证和时序验证是保证芯片功能符合设计需求的重要手段。20世纪90年代中期，静态时序分析（Static Timing Analysis，STA）的概念被提出，其通过分析电路拓扑来静态计算电路中不同信号的时间，以判断是否满足时序要求[1-4]。静态时序分析依赖于时序约束文件，好的时序约束设计可以正确体现芯片的设计需求，最终实现芯片的正常通信功能。RapidIO互连技术是一种高性能、低引脚数、基于报文交换的互连体系结构，是唯一的嵌入式系统互连的国际标准

现代电子技术 2023年4期2023-02-19

面向微小卫星基于FPGA 的星载总线扩展

高级高性能总线）时序转换模块和SJA1000 时序转换模块。其中，AHB 时序转换模块主要用于将MSS 对外访问的AHB 总线时序转换为Local 总线时序（片选、读写使能、地址数据总线）。SJA1000 时序转换模块主要用于将Local 总线时序转换为SJA1000芯片的读写时序。2.2 AHB时序转换模块从功能划分上，SmartFusion2 芯片上的ARM 内核负责CAN 总线数据的发送和解析，而且ARM 对外访问的FIC（Fiber Interfa

电子设计工程 2022年22期2022-11-18

基于Liberate+Tempus 的先进老化时序分析方案

大，进而产生路径时序违例的风险[1-3]。对此，IC设计工程师需要在芯片物理实现阶段即进行考虑老化的时序分析，通过设置针对性的时序裕量(margin)来覆盖老化后的恶劣时序场景，确保芯片在服役期限中可靠运行。在先进工艺芯片设计中，精确的老化时序分析并确认合理的margin 是一个关键问题。偏大的margin 会导致过设计，带来额外成本并限制芯片性能，而偏小的margin 会导致欠设计，造成失效泄露的风险。本文利用基于Liberate+Tempus 的agi

电子技术应用 2022年8期2022-09-24

一种基于FPGA的多面阵雷达时序控制器设计*

、资源调度复杂、时序控制繁琐等问题，本文提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的时序控制器设计方案，以满足多面阵雷达的应用需求，在反无人机雷达领域具有广泛的应用前景。1 时序控制系统多面阵雷达时序控制系统如图1所示，该系统由显控计算机、信号处理系统、时钟源、定位定向设备以及4个天线阵面组成。其中，显控计算机主要完成雷达工作阵面选择，雷达工作模式、工作状态等命令的控制；信号处理系统由中央处理器(

电讯技术 2022年7期2022-08-01

一种CDC信号滑动窗口时序分析方法*

间还需满足一定的时序要求才能确保信号正确地传递到目的时钟域。CDC信号的时序分析是分析源时钟域寄存器发出的多位CDC信号是否能被目的时钟域寄存器正确地采样。CDC信号的一般时序要求是目的时钟域采样时刻范围内同时变化的CDC信号不超过1个[3]，因此CDC信号被目的时钟域采样的时刻偏差只要不超过一个源时钟周期就可以满足时序要求。CDC信号产生时序违反的主要原因是时钟频率过高导致约束较严或CDC逻辑过于分散。近年来随着设计频率的逐渐提升、设计规模的逐渐增大，C

计算机工程与科学 2022年2期2022-03-22

DMSA 在时序签核中的应用*

时代，一直以来，时序签核一直是检验芯片设计是否合格的重要标准之一，在综合工具(Design Compiler，DC)、布局布线工具(Integrated Circuit Compiler，ICC)、时序分析工具(Prime Time，PT)中都嵌入了不同的时序分析引擎。当工艺节点达到90 nm 及以下时，为了使芯片在不同的极端环境下可以正常工作，就需要采用多工艺角多模式的物理设计方案来确保芯片在不同环境下稳定工作[1-3]。在对多场景物理设计进行时序分析时

电子技术应用 2021年11期2021-11-26

融合上下文信息的篇章级事件时序关系抽取方法

的一种事件联系为时序关系.时序关系表示事件发生的先后顺序，其串联了文章中事件的发展演化.如果能准确地抽取文章中的事件时序关系，将有助于理解文章信息，梳理事件脉络.因此，事件时序关系抽取成为了一项重要的自然语言理解任务，受到越来越多的关注.事件时序关系抽取的目标为抽取文本中包含的事件时序关系，如图1中的例子，其包含4个事件：刺杀(E1)、暴行(E2)、屠杀(E3)和内战(E4)，其中可抽取出时序图中的6对事件时序关系.图1中时序关系BEFORE表示事件在另一

计算机研究与发展 2021年11期2021-11-05

自主FPGA芯片软件时序参数提取方法

用开发方面，静态时序分析通过分析用户设计的建立保持时间来指导用户进行FPGA应用开发。在FPGA配套软件方面，静态时序分析通过分析计算电路中每条时序路径的延时，指导布局布线进行时序优化，为FPGA应用开发提供有效的技术保障[1]。在静态时序分析工具中算法引擎影响时序分析的效率，时序参数影响最终时序分析的正确性。FPGA每一个型号芯片针对不同的设计结构和生产工艺，时序参数存在巨大差异。因此针对每一个型号芯片，软件都会有一套相对应的时序参数库，作为时序分析引擎

电子与封装 2021年7期2021-07-29

MCMM技术在SOC FD_Z801模块中的运用

在不同的工艺角下时序收敛，也需要保证在各种工作模式下正常工作。对此，工艺角和芯片工作模式的增加使得芯片在时序收敛方面遭受较大的挑战。所谓工艺角是指在保证芯片功能正确的前提下所表现出来的参数波动的极端情况[1-2]。在以往设计过程中习惯性采用传统的方法实现时序收敛，但在这过程中往往需要大量的人工操作进行大工作量的反复迭代并且分析消除模式之间的影响，容易产生时序难以收敛的情况。除此以外，可测试性设计(Design for Test,DFT)技术也可以降低芯片功

电气开关 2021年4期2021-03-12

基于层次有向图的接口时序一致性测试方法

试中，常出现接口时序不匹配导致的电气系统工作故障问题，因此有必要开展接口时序的一致性在线测试方法研究。现有的一致性测试方法分为主动测试和被动测试两类[1]。ISO/IEC 9646标准定义了主动测试的框架和方法[2]，工程应用中一般基于TTCN-3测试框架实现[3-5]，通过生成能够触发故障的测试集作为测试输入，观测输入与输出之间的因果关系实现一致性检测，其缺点是不能在线测试，且只能检测测试集已覆盖的故障类型。被动测试则利用形式化模型描述被测系统行为，通过

探测与控制学报 2021年1期2021-03-09

基于MOS管的箭载时序控制器设计与实现

、姿态控制系统、时序控制系统和供配电系统组成[1]。其中时序控制系统在运载火箭飞行过程中执行如各级发动机点火、级间分离、整流罩分离、星箭分离等多项时序输出关键动作，控制对象包括了运载火箭的所有分系统。若火箭的时序控制系统失效，一般将直接造成整个飞行任务的失败，甚至危及发射场和参试人员的安全。针对新一代运载火箭控制系统架构[2-3]及民营商业运载火箭快响应、低成本、高可靠的要求，对集成化、智能化、快速测试的箭载时序控制器的需求越来越紧迫。时序控制器[4-5]

计算机测量与控制 2021年1期2021-02-22

你不能把整个春天都搬到冬天来

天冰雪消融，这叫时序。做事把握时序最重要，逆时序而行，只能是吃力不讨好，事倍功半，甚至徒劳无功。时序里有一种叫时机的东西，只有遵循时序，依时序而行，顺时序而动，抓住时机，做起事来才能事半功倍，马到成功。同样，冬天，你可以建造一个温室，营造一个小小的春天，让一些开在春天的花，也能在冬天的温室里生长。通过人力，让一些开在春天的花也能在冬天开，这很重要，它意味着人不是生来就听天由命的，是有所作为的，是可以通过自身的努力，为这个世界做点什么、改变点什么，让这个世界

意林·作文素材 2021年23期2021-01-22

时序数据库发展研究

项重要的技术就是时序数据库，物联网设备产生的大量数据，需要通过有效的时序数据库进行处理和存储，各大行业也对时序数据库投入关注，本文将针对时序数据库进行研究和介绍。2 介绍2.1 时序数据时序数据，即时间序列数据，我们把按照时间戳的大小顺序排列的一系列记录值的数据称为时间序列数据（Time Series Data）[1]。在日常生活中，时序数据相当常见，比如，汽车的位置定位，在一段时间内某辆特定汽车的其他属性，包括型号、颜色、车牌号、所有者等都是不变的，但它

广东通信技术 2020年3期2020-04-21

基于反馈约束的SRAM接口时序分析方法

ysis, 静态时序分析)方法也逐渐应用到 FPGA的设计验证中。静态时序分析不需要测试向量，即使没有仿真条件也能快速地分析电路中所有时序路径是否满足约束要求[3]。本文使用静态时序分析工具Prime Time，针对某FPGA设计中SRAM的读写接口设计进行时序验证。采用衍生时钟约束，输入、输出延时约束，多周期路径约束相结合的方式，将FPGA的输入输出信号关联起成一个回路，成功的对FPGA与SRAM之间的交互进行环路分析。根据分析结果，快速准确发现了接口设

计算机测量与控制 2020年1期2020-02-27

基于Labwindows/CVI的铯原子喷泉钟时序控制系统研制*

以脉冲方式工作，时序控制系统通过输出控制信号，同步调控光学系统、微波频率综合器，实现原子的冷却—上抛—选态—微波激励—探测等周期性运行。通过数据采集系统采集铯原子的飞行时间信号，经过计算获得伺服控制系统的参数，实现频率锁定[1]。目前运行在NTSC-F1铯原子喷泉钟上的时序控制系统，由于其硬件版本较低，系统整体性能提升空间不足。同时其系统通用性不理想，时序的各项参数设置修改比较繁琐，所以需要研制一套界面友好，操作人性化，性能更优的时序控制系统应用于NTSC

时间频率学报 2019年2期2019-06-14

时序数据并行压缩速率改进技术研究

术不断发展，可对时序数据进行无损压缩，并已有并行压缩技术，实现时序数据的高效压缩[1]。时序数据压缩可有效将原有时序数据转换为多种表现形式，用尽可能少的数据对时序数据信号进行表示[2]。相关专家学者对时序数据压缩技术展开深入研究，并取得一定有效成果。已有通过谐波滤波器对时序数据进行压缩的方法。先将原始时序数据信号内稳态分量和暂态分量分离，利用傅里叶变换法对谐波分量参数进行估计，通过参数量化实现压缩。该方法压缩速度快，但稳定性较差[3-5]。传统时序数据并行

电子设计工程 2018年20期2018-10-24

时序知觉影响因素与思考*

潘 莉 黄希庭﻿时序知觉影响因素与思考*潘 莉 黄希庭(西南大学心理学部, 重庆 400715)时序知觉是在几十毫秒到几百毫秒内, 对事件的同时性、非同时性和顺序性的知觉。对时序知觉的影响因素的探索可分为自下而上和自上而下两种研究取向。自下而上的研究探讨刺激的物理特征、被试的生物学特征, 以及实验方法对时序知觉的影响。而自上而下的研究探讨因果信念、情绪、文化对时序知觉的影响。今后的研究还应结合行为实验与神经科学技术, 深入探讨时序知觉的两种加工方式是分离的

心理科学进展 2018年4期2018-02-21

一种基于时序路径的FPGA接口时序测试方法

0854一种基于时序路径的FPGA接口时序测试方法朱伟杰 周 辉 费亚男 阳 徽 郭冠军北京航天自动控制研究所，北京100854针对航天高速高可靠FPGA接口时序测试，分析了FPGA接口类型及测试需求，介绍了一种基于时序路径的FPGA接口时序测试方法，结合时序路径模型，阐述了异步总线接口时序测试的测试流程和计算方法，并给出实际案例。该方法集成了功能仿真和静态时序分析的优点，特别适合极限工况下的FPGA接口时序验证，已经应用到多个航天高可靠FPGA接口测试中

航天控制 2017年4期2017-11-25

NanoTime在65nm高速SRAM IP设计中的应用

下，纳米级效应对时序的影响越来越显著。对于全定制数字电路，精确评估内部信号完整性（SI）尤为重要。高速SRAM IP采用65nm工艺全定制设计，我们选择Synopsys公司的NanoTime来分析信号完整性。本文详细介绍了NanoTime静态时序分析、SI分析、时序模型提取在SRAM IP设计中的应用。NanoTime；静态时序分析；SI分析；时序模型提取1 NanoTime简介NanoTime是Synopsys公司的晶体管级静态时序分析工具。它集对晶体管

电脑与电信 2017年7期2017-09-06

Bi-BFS：一种新颖的基于时序图的可达性算法

：一种新颖的基于时序图的可达性算法刘凯洋，范新灿（深圳职业技术学院计算机工程学院，深圳 518055）随着海量数据的迅猛增长以及大数据时代的开启，涌现出大量的基于超大规模时序图的应用，并对经典图论算法中的可达性问题提出新的挑战。传统的可达性算法缺少对非静态性、时效性的充分考虑，因此在时序图上的运行可能导致错误结果，并且不能充分利用时序图的特性提升运行效率。考虑到时序性对于时序图的重要性，提出一种新颖的算法Bi-BFS，通过充分利用结点之间的时序性约束，并借

现代计算机 2017年8期2017-04-22

基于CPLD的多电源上电时序的控制设计

LD的多电源上电时序的控制设计株洲中车时代电气股份有限公司通信信号事业部 马茗岗 罗永升 孙 尚 陈 展随着高速数字信号的快速发展，对集成多核和高速接口的处理器的电源的上电时序的设计则越来越重要，严格的上电时序保证了器件免受损坏和进入良好的工作状态；基于CPLD的多电源上电时序的控制设计则更加可靠、稳定、精确。电源；上电时序；CPLD1　引言随着高速数字信号的快速发展，对数字信号的处理方式也越来越丰富，而集成多核和高速接口的处理器为复杂的嵌入式系统的设计提

电子世界 2016年22期2016-12-16

基于统计特征向量的时序符号化改进算法

于统计特征向量的时序符号化改进算法李晓翠，张新玉，罗庆云，任长安（湖南工学院计算机与信息科学学院，湖南衡阳421002）传统基于统计特征向量的时间序列符号化算法不能较好地保留时序数据的特征信息，且不支持多维时间序列的符号化。为此，提出一种改进算法。对于单维时间序列，引入特殊点时间序列分割方法，在其基础上实施符号化。对于多维时间序列，在利用基于加权属性的主成分分析方法将多维时间序列转化为单维时间序列后，再实施符号化。实验结果表明，与传统算法相比，改进算法具

计算机工程 2015年10期2015-03-07

在IC设计中应用STA处理时序问题的方法

中应用STA处理时序问题的方法孙佳佳，赵庆哲（中国电子科技集团公司第四十七研究所，沈阳110032）当代数字IC的设计规模和复杂性在不断增加，验证工作也越来越困难，特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式，通过应用工具软件，来对设计时序进行分析。主要探讨了在IC设计当中对于时序违例的一些处理方法。数字IC；静态时序分析；建立时间；保持时间1 引 言当代数字IC的设计规模和复杂性在不断增加，设计的时序验证已经成为制约成品率的

微处理机 2014年4期2014-08-07

基于时序关联规则的设备故障预测方法研究

。文中提出了基于时序关联规则的设备故障预测方法，将故障数据转换为时序项集矩阵，利用Apriori改进算法和频繁时序关联规则查找算法，求出时序项集矩阵的频繁时序关联规则，为管理人员提供决策支持。最后给出了该方法的可行性实例验证。1 故障数据模型随着设备使用寿命的增多，发生故障的概率越来越大，企业能采集到很多故障数据。这些故障数据具有动态性、大量性、冗余性、噪声大等特点。基于这些特点，利用Apriori传统关联规则算法的思想［6－7］，将故障记录表中的数据按照

机床与液压 2014年11期2014-07-18

基于FPGA的红外相机时序构造设计

，设计了红外相机时序构造系统，在进行项目调试和实验时，采用构造的红外相机输出信号，提供给后续图像处理等系统作为数据源，在进行实际的跟踪任务时再开启红外相机。设计的基于FPGA的红外相机时序构造系统输出的信号时序与真实的红外相机输出时序保持一致，输出的像素值数据采用渐变数，可以作为图像传输系统、图像处理等后续系统的数据源，以供其进行编程和调试，调试成功之后直接将程序应用到红外相机信号的传输、处理等操作，这样就省去了程序开发、调试和验证时频繁的启动红外相机的过

液晶与显示 2014年3期2014-05-10

基于TQ 时序分析器的时序分析和约束

片，而不会去关注时序分析和约束的问题。实际上，当设计比较简单，且运行频率比较低的时候，不加任何的时序约束，FPGA 软件都可以综合出来可用且相对较可靠的代码，但当设计比较复杂，运行频率比较高的时候，不做时序分析，不加上一些必要的约束，就很难保证设计能且稳定的运行在所设定的频率上。所有的FPGA 厂商都提供静态时序分析（STA，Static Timing Analysis）工具，可对设计的时序性能作出评估。TQ（TimeQuest）是Altera 公司的第二

电子测试 2013年11期2013-07-30

开关量时序图在PLC实训教学中的应用

解和记忆。而利用时序图来记录开关量则一目了然，对照起来也十分方便，还可以检验梯形图的正确性及合理性，提高了教学效果。时序图通过描述对象之间发送消息的时间顺序来显示多个对象之间的动态协作。时序图中，纵轴是时间轴，横轴代表了在协作中各独立的对象所处的状态，一幅完整的时序图可显示各物理量之间的逻辑关系，在PLC实训教学中，教师要善于利用时序图，方便学生学习，以提高教学质量。一、时序图在描述传统继电器控制电路工作原理中的应用以某由继电器组成的控制电路为例，该装置的

河南科技 2012年16期2012-10-19

一种时序关联规则挖掘算法的研究与实现

为时间序列，简称时序。如果该数据序列是连续的，称之为连续时序；否则称为离散时序。本文主要研究时序值为实数的时间序列，即传统狭义时序。在各个领域中，时序是普遍存在的，并且随着信息技术发展以及人们获取数据手段的多样化，人类所拥有的时序信息急剧膨胀，如证券公司拥有的大量股票信息时序数据、交通路口实时影像数据、医疗设备脑扫描数据等都可看作是时序。在这些海量的时序数据中，隐藏着大量的知识或信息急需我们来获取。因此，研究、探索新技术或方法，有效地从这些复杂的海量时序中

长春工程学院学报（自然科学版） 2012年1期2012-07-02